[發(fā)明專利]一種自動(dòng)生成DDR最佳效率配置參數(shù)的測(cè)試裝置及方法在審
| 申請(qǐng)?zhí)枺?/td> | 202111337312.8 | 申請(qǐng)日: | 2021-11-12 |
| 公開(kāi)(公告)號(hào): | CN113921074A | 公開(kāi)(公告)日: | 2022-01-11 |
| 發(fā)明(設(shè)計(jì))人: | 潘毅 | 申請(qǐng)(專利權(quán))人: | 芯河半導(dǎo)體科技(無(wú)錫)有限公司 |
| 主分類號(hào): | G11C29/18 | 分類號(hào): | G11C29/18;G11C29/14;G11C29/44 |
| 代理公司: | 北京神州信德知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11814 | 代理人: | 朱俊杰 |
| 地址: | 214000 江蘇省無(wú)錫市新吳區(qū)菱*** | 國(guó)省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 自動(dòng) 生成 ddr 最佳 效率 配置 參數(shù) 測(cè)試 裝置 方法 | ||
1.一種自動(dòng)生成DDR最佳效率配置參數(shù)的測(cè)試裝置,其特征在于:包括總線激勵(lì)發(fā)生器(1)、總線監(jiān)測(cè)分析邏輯器(2)、效率分析邏輯器(3)和地址映射配置邏輯器(4)和DDR邏輯器(5),所述的總線激勵(lì)發(fā)生器(1)用于產(chǎn)生對(duì)DDR邏輯器(5)的訪問(wèn)激勵(lì),總線監(jiān)測(cè)分析邏輯器(2)實(shí)時(shí)監(jiān)測(cè)總線激勵(lì)發(fā)生器(1)對(duì)DDR邏輯器(5)的讀寫行為并輸出相關(guān)監(jiān)測(cè)數(shù)據(jù),效率分析邏輯器(3)收集總線監(jiān)測(cè)分析邏輯器(2)產(chǎn)生的數(shù)據(jù)并計(jì)算效率情況然后輸出相關(guān)數(shù)據(jù),地址映射配置邏輯器(4)收集效率分析邏輯器(3)產(chǎn)生的數(shù)據(jù)進(jìn)行分析并決定是否調(diào)整配置參數(shù)重新啟動(dòng)測(cè)試。
2.采用權(quán)利要求1所述的一種自動(dòng)生成DDR最佳效率配置參數(shù)的測(cè)試裝置進(jìn)行測(cè)試的方法,其特征在于:包括如下步驟:
1)總線監(jiān)測(cè)分析邏輯器(2)根據(jù)現(xiàn)有的地址映射配置對(duì)總線激勵(lì)發(fā)生器(1)產(chǎn)生的總線地址進(jìn)行轉(zhuǎn)換,分析總線地址的轉(zhuǎn)換情況并記錄;總線監(jiān)測(cè)分析邏輯器(2)統(tǒng)計(jì)總線激勵(lì)發(fā)生器(1)對(duì)DDR邏輯器(5)訪問(wèn)激勵(lì)的消耗時(shí)間;
2)效率分析邏輯器(3)根據(jù)總線監(jiān)測(cè)分析邏輯器(2)輸出的轉(zhuǎn)換地址分布情況計(jì)算并統(tǒng)計(jì)出PH、PFH和PM三種訪問(wèn)在一輪測(cè)試中所占的比例;效率分析邏輯器(3)獲取總線監(jiān)測(cè)分析邏輯器(2)輸出的消耗時(shí)間數(shù)據(jù),計(jì)算出一輪測(cè)試中讀寫的平均消耗時(shí)間和最大消耗時(shí)間以及帶寬;
3)地址映射配置邏輯器(4)根據(jù)效率分析邏輯器(3)輸出的綜合效率表現(xiàn),結(jié)合總線監(jiān)測(cè)分析邏輯器(2)產(chǎn)生的PH、PFH和PM分布情況自動(dòng)生成新的地址映射配置,并將該配置寫入DDR邏輯器(5)的配置參數(shù)中,自動(dòng)啟動(dòng)總線激勵(lì)發(fā)生器(1)展開(kāi)新一輪測(cè)試;地址映射配置邏輯器(4)自動(dòng)與上一輪的測(cè)試結(jié)果進(jìn)行對(duì)比,并記錄效率表現(xiàn)較好的配置參數(shù),重復(fù)測(cè)試直到效率無(wú)明顯提升時(shí)退出測(cè)試循環(huán)。
3.根據(jù)權(quán)利要求2所述的一種自動(dòng)生成DDR最佳效率配置參數(shù)的測(cè)試方法,其特征在于:效率分析邏輯器(3)獲取讀寫的平均消耗時(shí)間和最大消耗時(shí)間以及帶寬指標(biāo)后,根據(jù)具體要求對(duì)各項(xiàng)指標(biāo)的優(yōu)先級(jí)進(jìn)行設(shè)置,計(jì)算出本輪測(cè)試DDR的綜合效率情況:
E=[BW,LATavr,LATmax,LATpercent] 公式1
公式1中的E表示綜合效率,BW表示帶寬,LATavr表示平均消耗時(shí)間,LATmax表示最大消耗時(shí)間,LATpercent表示消耗時(shí)間分布百分比。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于芯河半導(dǎo)體科技(無(wú)錫)有限公司,未經(jīng)芯河半導(dǎo)體科技(無(wú)錫)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202111337312.8/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G11C 靜態(tài)存儲(chǔ)器
G11C29-00 存儲(chǔ)器正確運(yùn)行的校驗(yàn);備用或離線操作期間測(cè)試存儲(chǔ)器
G11C29-02 .損壞的備用電路的檢測(cè)或定位,例如,損壞的刷新計(jì)數(shù)器
G11C29-04 .損壞存儲(chǔ)元件的檢測(cè)或定位
G11C29-52 .存儲(chǔ)器內(nèi)量保護(hù);存儲(chǔ)器內(nèi)量中的錯(cuò)誤檢測(cè)
G11C29-54 .設(shè)計(jì)檢測(cè)電路的裝置,例如,可測(cè)試性設(shè)計(jì)
G11C29-56 .用于靜態(tài)存儲(chǔ)器的外部測(cè)試裝置,例如,自動(dòng)測(cè)試設(shè)備
- 支持DDR2和DDR3雙內(nèi)存模式的AMD平臺(tái)主板
- DDR2轉(zhuǎn)DDR3子卡
- DDR信號(hào)布線封裝基板以及DDR信號(hào)布線封裝方法
- 用于DDR控制器的訪問(wèn)控制方法、裝置及電路
- 一種自動(dòng)生成DDR芯片測(cè)試標(biāo)準(zhǔn)報(bào)告的方法及系統(tǒng)
- 一種檢測(cè)DDR內(nèi)存模塊中異常DDR內(nèi)存的方法
- 一種命令處理器與DDR讀寫訪問(wèn)電路
- DDR控制系統(tǒng)及DDR存儲(chǔ)系統(tǒng)
- DDR調(diào)試方法及系統(tǒng)、可讀存儲(chǔ)介質(zhì)、電子設(shè)備
- 一種快速判定DDR芯片失效的裝置





