[發明專利]一種半導體結構及其制備方法、三維存儲器

在審

• 申請號: 202111274063.2
• 申請日: 2021-10-29
• 公開（公告）號: CN114023745A
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 高建峰;劉衛兵;李俊杰;周娜;項金娟;楊濤;李俊峰;羅軍
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L27/11556;H01L27/11529;H01L27/11582;H01L27/11573;G03F7/20;H01L21/027
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

1.一種半導體結構的制備方法，其特征在于，所述半導體結構的制備方法包括以下步驟：

提供襯底；

在所述襯底上依次形成層疊設置的N個堆疊結構；

對所述N個堆疊結構依次進行m次光刻和刻蝕，得到具有N個臺階的目標臺階結構；其中，N大于m，所述N與m滿足預設關系。

2.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述預設關系為：

N＝2^m-1。

3.根據權利要求1所述的半導體結構的制備方法，其特征在于，每個所述堆疊結構包括自下而上層疊設置的第一犧牲層和第一絕緣層；

或，每個所述堆疊結構包括自下而上層疊設置的第一金屬層和第一絕緣層。

4.根據權利要求3所述的半導體結構的制備方法，其特征在于，所述目標臺階結構中的每個臺階至少由相應所述堆疊結構經過一次或多次光刻和刻蝕形成。

5.根據權利要求3所述的半導體結構的制備方法，其特征在于，每個所述臺階至少包括第二犧牲層，所述第二犧牲層由相應所述堆疊結構中的第一犧牲層經過一次或多次光刻和刻蝕形成；

或，每個所述臺階至少包括相應所述堆疊結構中的第二金屬層，所述第二金屬層由相應所述堆疊結構中的第一金屬層經過一次或多次光刻和刻蝕形成。

6.根據權利要求5所述的半導體結構的制備方法，其特征在于，當每個所述臺階至少包括相應所述堆疊結構中的第二犧牲層時，所述半導體結構的制備方法還包括：

去除所述目標臺階結構中的所述第二犧牲層；

在所述第二犧牲層所在的區域形成第三金屬層，得到新的目標臺階結構。

7.根據權利要求1-6任一項所述的半導體結構的制備方法，其特征在于，所述述對所述N個堆疊結構依次進行m次光刻和刻蝕，得到具有N個臺階的目標臺階結構包括：

在所述N個堆疊結構上形成第一光刻圖形，以所述第一光刻圖形為掩膜，去除所述N個堆疊結構的預設區域的頂部絕緣層，暴露出所述N個堆疊結構的頂部絕緣層下的犧牲層或者金屬層，得到第一臺階結構；其中，所述預設區域對應于所述目標臺階結構所在區域；

在所述第一臺階結構上形成第二光刻圖形，以所述第二光刻圖形為掩膜，按照自下而上的方向，對所述第一臺階結構進行刻蝕，得到第二臺階結構；

在所述第二臺階結構上形成第三光刻圖形，以所述第三光刻圖形為掩膜，按照自下而上的方向，對所述第二臺階結構進行刻蝕，得到第三臺階結構；其中，所述第三臺階結構中的臺階數為所述第二臺階結構中臺階數的2倍；

在第p臺階結構上形成第p+1光刻圖形，以所述第p+1光刻圖形為掩膜，按照自下而上的方向，對所述第p臺階結構進行刻蝕，得到第p+1臺階結構；其中，所述第p+1臺階結構中的臺階數為所述第p臺階結構中臺階數的2倍；

直至在第m-1臺階結構上形成第m光刻圖形，以所述第m光刻圖形為掩膜，按照自下而上的方向，對所述第m-1臺階結構進行刻蝕，得到所述目標臺階結構；其中，所述所述目標臺階結構中的臺階數為所述第m-1臺階結構中臺階數的2倍；

其中，p+1小于或等于m-1。

8.根據權利要求7所述的半導體結構的制備方法，其特征在于，所述第p+1光刻圖形形成在所述第p臺階結構的每個臺階的目標區域上；其中，所述目標區域為所述臺階與上一個臺階相連接的部分區域。

9.一種半導體結構，其特征在于，根據權利要求1-8任一項所述的半導體結構的制備方法制備。

10.一種三維存儲器，其特征在于，包括權利要求9所述的半導體結構。