[發(fā)明專(zhuān)利]基于自對(duì)準(zhǔn)的半導(dǎo)體器件及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202111244067.6
• 申請(qǐng)日: 2021-10-26
• 公開(kāi)（公告）號(hào): CN113707722B
• 公開(kāi)（公告）日: 2022-02-18
• 發(fā)明（設(shè)計(jì)）人: 孫博韜;徐妙玲;孫安信;黎磊;張晨;邱艷麗;馮云艷;王志超;李天運(yùn)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京世紀(jì)金光半導(dǎo)體有限公司
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L29/06;H01L21/04
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 耿苑

1.一種基于自對(duì)準(zhǔn)的半導(dǎo)體器件，其特征在于，包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底具有相對(duì)的第一表面和第二表面；

設(shè)置于所述第一表面的外延層，所述外延層背離所述第一表面的一側(cè)表面具有第一區(qū)域、第二區(qū)域和第三區(qū)域，所述第三區(qū)域位于所述第一區(qū)域和所述第二區(qū)域之間；

設(shè)置于所述外延層內(nèi)的第一阱區(qū)和第二阱區(qū)，所述第一阱區(qū)位于所述第一區(qū)域的表面內(nèi)，所述第二阱區(qū)位于所述第二區(qū)域的表面內(nèi)；

設(shè)置于所述外延層內(nèi)的JFET層，所述JFET層包括：至少位于所述第三區(qū)域內(nèi)的第一JFET層；位于所述第一JFET層朝向所述半導(dǎo)體襯底一側(cè)的第二JFET層；

設(shè)置于所述第一阱區(qū)朝向所述半導(dǎo)體襯底一側(cè)表面的第一電流擴(kuò)展層；

設(shè)置于所述第二阱區(qū)朝向所述半導(dǎo)體襯底一側(cè)表面的第二電流擴(kuò)展層；

其中，所述第二電流擴(kuò)展層與所述第一電流擴(kuò)展層之間具有部分所述外延層，將電流擴(kuò)展層分為兩部分；電流擴(kuò)展層的摻雜與JFET層的摻雜分離；

在第一方向上，所述第一電流擴(kuò)展層朝向所述JFET層的表面與所述第一阱區(qū)朝向所述JFET層的表面滿足齊平條件；

在所述第一方向上，所述第二電流擴(kuò)展層朝向所述JFET層的表面與所述第二阱區(qū)朝向所述JFET層的表面滿足所述齊平條件；

或，所述第一電流擴(kuò)展層位于所述第一阱區(qū)背離所述第一區(qū)域表面，在第一方向上，所述第一電流擴(kuò)展層與所述第三區(qū)域具有交疊部分；

所述第二電流擴(kuò)展層位于所述第二阱區(qū)背離所述第二區(qū)域表面，在所述第一方向上，所述第二電流擴(kuò)展層與所述第三區(qū)域具有交疊部分；

其中，所述第一方向由所述半導(dǎo)體襯底指向所述外延層。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在第一方向上，所述第一電流擴(kuò)展層朝向所述JFET層的表面與所述第一阱區(qū)朝向所述JFET層的表面滿足齊平條件，且所述第二電流擴(kuò)展層朝向所述JFET層的表面與所述第二阱區(qū)朝向所述JFET層的表面滿足所述齊平條件時(shí)，在所述第一方向上所述第一JFET層與所述第一阱區(qū)和所述第二阱區(qū)均無(wú)交疊。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在第一方向上，所述第一電流擴(kuò)展層與所述第三區(qū)域具有交疊部分，且所述第二電流擴(kuò)展層與所述第三區(qū)域具有交疊部分時(shí)，在所述第一方向上所述第一JFET層與所述第一阱區(qū)和所述第二阱區(qū)均具有交疊部分。

4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述第一電流擴(kuò)展層、所述第二電流擴(kuò)展層、所述第一JFET層以及所述第二JFET層均為第一類(lèi)型摻雜；

所述第一阱區(qū)和所述第二阱區(qū)均為第二類(lèi)型摻雜；

其中，第一類(lèi)型摻雜與所述第二類(lèi)型摻雜不同。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述第一類(lèi)型摻雜為N型摻雜，所述第二類(lèi)型摻雜為P型摻雜；

或，所述第一類(lèi)型摻雜為P型摻雜，所述第二類(lèi)型摻雜為N型摻雜。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，所述第一電流擴(kuò)展層、所述第二電流擴(kuò)展層、所述第一JFET層以及所述第二JFET層的摻雜濃度均為1×10¹⁵~5×10¹⁷atom，厚度均不大于1um。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還包括：

設(shè)置于所述第一阱區(qū)內(nèi)的第一源區(qū)；

設(shè)置于所述第二阱區(qū)內(nèi)的第二源區(qū)；

設(shè)置于所述外延層背離所述第一表面一側(cè)的柵極；

與所述第一源區(qū)和所述第二源區(qū)電接觸的源極；

設(shè)置于所述第二表面的漏極。

8.一種如權(quán)利要求1-7任一項(xiàng)所述基于自對(duì)準(zhǔn)的半導(dǎo)體器件的制作方法，其特征在于，所述制作方法包括：

提供一半導(dǎo)體襯底，所述半導(dǎo)體襯底具有相對(duì)的第一表面和第二表面；

在所述第一表面形成外延層，所述外延層背離所述第一表面的一側(cè)表面具有第一區(qū)域、第二區(qū)域和第三區(qū)域，所述第三區(qū)域位于所述第一區(qū)域和所述第二區(qū)域之間；

在所述外延層內(nèi)形成第一阱區(qū)和第二阱區(qū)，所述第一阱區(qū)位于所述第一區(qū)域的表面內(nèi)，所述第二阱區(qū)位于所述第二區(qū)域的表面內(nèi)；

在所述外延層內(nèi)形成JFET層，所述JFET層包括：至少位于所述第三區(qū)域內(nèi)的第一JFET層；位于所述第一JFET層朝向所述半導(dǎo)體襯底一側(cè)的第二JFET層；

在所述第一阱區(qū)朝向所述半導(dǎo)體襯底一側(cè)表面形成第一電流擴(kuò)展層；

在所述第二阱區(qū)朝向所述半導(dǎo)體襯底一側(cè)表面形成第二電流擴(kuò)展層；

其中，所述第二電流擴(kuò)展層與所述第一電流擴(kuò)展層之間具有部分所述外延層，將電流擴(kuò)展層分為兩部分。