[發明專利]基于超結MOSFET的集成器件及其制造方法

在審

• 申請號: 202111216859.2
• 申請日: 2021-10-19
• 公開（公告）號: CN113659011A
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 盛琳;東偉
• 申請（專利權）人: 茂睿芯（深圳）科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 深圳中一聯合知識產權代理有限公司 44414
• 代理人: 李艷麗

本發明屬于半導體技術領域，提供了基于超結MOSFET的集成器件及其制造方法。本發明提供的基于超結MOSFET的集成器件包括：漏極、半導體襯底、半導體襯底上設置的至少兩個超結MOSFET、用于源極不相連的超結MOSFET之間的源極隔離結構，所述隔離結構包括至少一個浮空P柱結構，所述超結MOSFET包括了P型體摻雜區、P柱、外延區、源極區、源極金屬層、絕緣介質層、氧化物層、多晶硅柵極；所述兩個源極不相連的超結MOSFET相鄰P柱之間具有隔離距離，通過設置不同的隔離結構增大所述隔離距離，可以提高超結MOSFET之間的隔離電壓，保證隔離電壓性能同時將超結MOSFET集成一體。

技術領域

本申請屬于半導體技術領域，尤其涉及基于超結MOSFET的集成器件及其制造方法。

背景技術

超結場效應晶體管（Super Junction MOSFET，SJMOS）是一種新型功率器件，相較于傳統的垂直導電場效應晶體管（VDMOS）器件，SJMOS增加了P柱（P-pillar）結構，該結構采用電荷平衡原理，通過產生橫向電場使得SJMOS單位面積正向導通電阻遠低于VDMOS。SJMOS器件由于具有開關速度快、功耗低、高耐壓等優點，正逐漸成為制造低功耗、低成本的功率集成電路的主流器件。

SJMOS和傳統的VDMOS都是三端（漏極、源極和柵極）器件，隨著集成電路系統的集成能力提升，很多應用場合要求三端器件增加輔助功能，比如電流采樣功能或啟動功能，因此在一個器件上會存在多個MOSFET共用漏極和柵極的情況，但不同的主MOSFET和輔助MOSFET之間的源極是不相連的，并且源極之間需要有一定的耐壓能力，所以源極之間需要有隔離結構。傳統的VDMOS常用的源極隔離結構是將主MOSFET和相鄰輔助MOSFET的P型體摻雜區（P-body）之間設置為隔離區，SJMOS可以采用和VDMOS類似的隔離結構，但是由于SJMOS的P柱有電壓平衡要求，不能通過簡單的增加P型體摻雜區之間的距離來提高隔離電壓，并且P型體摻雜區之間的距離必須和P柱之間的距離相同，否則就會降低器件的擊穿電壓，導致器件有功能缺陷。

因此，如何在保證SJMOS的隔離電壓性能的同時可以將SJMOS穩定、可靠地集成在一起是半導體產品應用中急需解決的問題。

發明內容

本申請的目的在于提供基于超結MOSFET的集成器件及其制造方法，旨在解決在超結MOSFET集成在一起時無法通過簡單地增加P型體摻雜區之間的距離來提高源極隔離電壓的問題。

本申請實施例的第一方面提供了基于超結MOSFET的集成器件包括：

漏極；

半導體襯底，所述半導體襯底上設置有至少兩個超結MOSFET和一個隔離結構，所述超結MOSFET共用漏極，所述隔離結構設置于任意兩個源極不相連的超結MOSFET之間，所述隔離結構至少包括一個浮空P柱。

在其中一個實施例中，所述超結MOSFET至少包括設置在所述半導體襯底上的P型體摻雜區、P柱和外延區，所述P柱和所述P型體摻雜區位于所述外延區中且所述P柱和所述P型體摻雜區接觸，所述P型體摻雜區上設有源極區，所述P型體摻雜區上設置有多柵極，所述柵極與所述外延區之間設有氧化物層，所述柵極上表面覆蓋有絕緣介質層，所述絕緣介質層上覆蓋有與所述源極區接觸的源極金屬層；

在其中一個實施例中，所述半導體襯底、所述外延區、所述源極區中摻雜有第一導電類型元素。

在其中一個實施例中，所述超結MOSFET的P柱和所述浮空P柱摻雜有第二導電類型元素。

在其中一個實施例中，所述第一導電類型元素或者第二導電類型元素的選取主要根據用戶實際生產中所需要的類型。

在其中一個實施例中，所述第一導電類型元素為N型元素，所述第二導電類型元素為P型元素。