[發(fā)明專利]一種基于CLEFIA-SHA3的密碼協(xié)處理器有效
| 申請?zhí)枺?/td> | 202111199601.6 | 申請日： | 2021-10-14 |
| 公開（公告）號： | CN113922949B | 公開（公告）日： | 2023-07-25 |
| 發(fā)明（設(shè)計）人： | 程心;朱浩文;金超;張章;張永強(qiáng) | 申請（專利權(quán)）人： | 合肥工業(yè)大學(xué) |
| 主分類號： | H04L9/06 | 分類號： | H04L9/06 |
| 代理公司： | 合肥市浩智運專利代理事務(wù)所(普通合伙) 34124 | 代理人： | 丁瑞瑞 |
| 地址： | 230000 安*** | 國省代碼： | 安徽;34 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 clefia sha3 密碼 處理器 | ||
1.一種基于CLEFIA-SHA3的密碼協(xié)處理器，其特征在于，包括數(shù)據(jù)處理單元、常數(shù)存儲單元、數(shù)據(jù)流控制單元；
所述數(shù)據(jù)流控制單元接收外部輸入的復(fù)位信號、時鐘信號、模式選擇信號和系統(tǒng)使能信號，數(shù)據(jù)流控制單元包括三個輸出端，一個輸出端向常數(shù)存儲單元輸出地址信號，另一個輸出端向數(shù)據(jù)處理單元輸出控制信號，再一個輸出端用于輸出系統(tǒng)結(jié)束信號；
所述常數(shù)存儲單元接收外部輸入的時鐘信號以及數(shù)據(jù)流控制單元輸出的地址信號，每個時鐘周期向數(shù)據(jù)處理單元輸出一組常數(shù)；
所述數(shù)據(jù)處理單元接收外部輸入的復(fù)位信號、時鐘信號、模式選擇信號、輸入數(shù)據(jù)、常數(shù)存儲單元輸出的一組常數(shù)以及數(shù)據(jù)流控制單元輸出的控制信號，在模式選擇信號和所述數(shù)據(jù)流控制單元輸出的控制信號的控制下，選擇執(zhí)行內(nèi)置的SHA3運算模塊或者CLEFIA加密模塊，最終輸出哈希值或者密文；
所述數(shù)據(jù)處理單元還包括第一多路選擇器、第二多路選擇器、第三多路選擇器、第一寄存器；
所述第一多路選擇器接收外部輸入數(shù)據(jù)和模式選擇信號，所述第一多路選擇器輸出與所述第二多路選擇器的一個輸入端相連；
所述第二多路選擇器接收第一多路選擇器輸出的數(shù)據(jù)、數(shù)據(jù)流控制單元輸出的控制信號和所述第一寄存器的輸出數(shù)據(jù)，所述第二多路選擇器的輸出分別連接到所述SHA3運算模塊和所述CLEFIA加密模塊；
所述第三多路選擇器分別接收外部的模式選擇信號和常數(shù)存儲單元輸入的常數(shù)值，所述第三多路選擇器的輸出分別連接到所述SHA3運算模塊和所述CLEFIA加密模塊；
所述第一寄存器輸入分別連接外部的復(fù)位信號、外部的時鐘信號、所述SHA3運算模塊的輸出數(shù)據(jù)、所述CLEFIA加密模塊的輸出數(shù)據(jù)，所述第一寄存器的輸出作為外部輸出接口；
當(dāng)模式選擇信號為低電平時，第一多路選擇器選擇外部輸入數(shù)據(jù)din[1599:0]進(jìn)行輸出，在數(shù)據(jù)流控制單元輸出的控制信號的控制下，第二多路選擇器選擇相應(yīng)的輸入，第三多路選擇器選擇常數(shù)存儲單元輸入的常數(shù)值con[63:0]進(jìn)行輸出，此時數(shù)據(jù)處理單元執(zhí)行SHA3運算模塊；
當(dāng)模式選擇信號為高電平時，第一多路選擇器選擇din[127:0]進(jìn)行輸出，第二多路選擇器數(shù)據(jù)流控制單元輸出的控制信號的控制下選擇第一多路選擇器的輸出值或第一寄存器的輸出值進(jìn)行輸出，第三多路選擇器選擇con[31:0]輸出，數(shù)據(jù)處理單元執(zhí)行CLEFIA加密模塊，其中，din[1599:0]表示位長1600的輸入數(shù)據(jù)，din[127:0]表示din[1599:0]的0-127位數(shù)據(jù)，con[63:0]表示位長64位的常數(shù)值，con[31:0]表示con[63:0]的0-31位數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的一種基于CLEFIA-SHA3的密碼協(xié)處理器，其特征在于，所述SHA3運算模塊包括SHA3所定義的θ、ρ、π、χ、ι五種運算的硬件電路結(jié)構(gòu)；所述CLEFIA加密模塊為密鑰長度為128-bit的CLEFIA的硬件電路結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的一種基于CLEFIA-SHA3的密碼協(xié)處理器，其特征在于，所述常數(shù)存儲單元包含一個常數(shù)ROM；
所述常數(shù)ROM存儲的初始值為24個SHA3算法所定義的常數(shù)值和60個1密鑰長度為128-bit的CLEFIA加密模塊所需要的常數(shù)值，所述常數(shù)ROM通過接收所述數(shù)據(jù)流控制單元輸出的地址信號，每個時鐘周期輸出一個常數(shù)值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于合肥工業(yè)大學(xué)，未經(jīng)合肥工業(yè)大學(xué)許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202111199601.6/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
