[發(fā)明專利]一種基于CLEFIA-SHA3的密碼協處理器有效
| 申請?zhí)枺?/td> | 202111199601.6 | 申請日: | 2021-10-14 |
| 公開(公告)號: | CN113922949B | 公開(公告)日: | 2023-07-25 |
| 發(fā)明(設計)人: | 程心;朱浩文;金超;張章;張永強 | 申請(專利權)人: | 合肥工業(yè)大學 |
| 主分類號: | H04L9/06 | 分類號: | H04L9/06 |
| 代理公司: | 合肥市浩智運專利代理事務所(普通合伙) 34124 | 代理人: | 丁瑞瑞 |
| 地址: | 230000 安*** | 國省代碼: | 安徽;34 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 clefia sha3 密碼 處理器 | ||
本發(fā)明公開了一種基于CLEFIA?SHA3的密碼協處理器,包括數據處理單元、常數存儲單元、數據流控制單元;數據流控制單元包括三個輸出端,一個輸出端向常數存儲單元輸出地址信號,另一個輸出端向數據處理單元輸出控制信號,再一個輸出端用于輸出系統(tǒng)結束信號;常數存儲單元接收外部輸入的時鐘信號以及數據流控制單元輸出的地址信號,每個時鐘周期向數據處理單元輸出一組常數;數據處理單元在模式選擇信號和所述數據流控制單元輸出的控制信號的控制下,選擇執(zhí)行內置的SHA3運算模塊或者CLEFIA加密模塊,最終輸出哈希值或者密文;本發(fā)明的優(yōu)點在于:解決CLEFIA算法功能單一,不能適應更廣的物聯網應用場景的問題。
技術領域
本發(fā)明涉及加密芯片領域,更具體涉及一種基于CLEFIA-SHA3的密碼協處理器。
背景技術
隨著物聯網技術的發(fā)展,數字系統(tǒng)需要面對龐大的數據運算、數據傳輸、數據存儲,安全依然成為一個至關重要的因素。繼SHA-1被破解后,SHA-3被提出。SHA-3作為第三代安全散列算法,具有更高的安全性和可擴展性,且易于硬件實現。CLEFIA是2007年索尼公司提出的一種對稱分組密碼算法,該算法完全兼容AES的三種密鑰長度(128-bit,192-bit,256-bit),且該算法為輕量級密碼算法,能夠更好的適應資源受限的物聯網應用場景。但是傳統(tǒng)的CLEFIA算法功能單一,不能勝任更廣的應用場景。
中國專利授權公告號CN106656476B,公開了一種密碼保護方法及裝置,其中,密碼保護方法包括:獲取用戶標識及原始明文密碼;利用預設鹽值對所述原始明文密碼加鹽得到原始密鑰;將所述原始密鑰作為哈希消息認證碼HMAC運算的加密密鑰,將安全哈希算法SHA作為HMAC運算的加密用散列函數,進行HMAC運算,得到原始密文密碼;將所述用戶標識與所述原始密文密碼對應存儲在數據庫中,該發(fā)明能夠保障密碼安全,降低密碼被泄露的風險。該專利只是公開了安全哈希算法SHA進行密碼保護的方法,不能解決CLEFIA算法功能單一,不能勝任更廣的應用場景的問題。
發(fā)明內容
本發(fā)明所要解決的技術問題在于傳統(tǒng)的CLEFIA算法功能單一,不能適應更廣的物聯網應用場景的問題。
本發(fā)明通過以下技術手段實現解決上述技術問題的:一種基于CLEFIA-SHA3的密碼協處理器,包括數據處理單元、常數存儲單元、數據流控制單元;
所述數據流控制單元接收外部輸入的復位信號、時鐘信號、模式選擇信號和系統(tǒng)使能信號,數據流控制單元包括三個輸出端,一個輸出端向常數存儲單元輸出地址信號,另一個輸出端向數據處理單元輸出控制信號,再一個輸出端用于輸出系統(tǒng)結束信號;
所述常數存儲單元接收外部輸入的時鐘信號以及數據流控制單元輸出的地址信號,每個時鐘周期向數據處理單元輸出一組常數;
所述數據處理單元接收外部輸入的復位信號、時鐘信號、模式選擇信號、輸入數據、常數存儲單元輸出的一組常數以及數據流控制單元輸出的控制信號,在模式選擇信號和所述數據流控制單元輸出的控制信號的控制下,選擇執(zhí)行內置的SHA3運算模塊或者CLEFIA加密模塊,最終輸出哈希值或者密文。
本發(fā)明提供基于CLEFIA-SHA3的密碼協處理器,其數據處理單元包括SHA3運算模塊和CLEFIA加密模塊,能在同一硬件中實現更多的功能,通過資源共享技術去除相似的電路部分,可以有效的減少硬件資源的消耗,在更小的電路面積上實現了更多的功能,更加適應物聯網技術的發(fā)展方向,解決傳統(tǒng)的CLEFIA算法功能單一,不能適應更廣的物聯網應用場景的問題。
進一步地,所述SHA3運算模塊包括SHA3所定義的θ、ρ、π、χ、ι五種運算的硬件電路結構;所述CLEFIA加密模塊為密鑰長度為128-bit的CLEFIA的硬件電路結構。
更進一步地,所述數據處理單元還包括第一多路選擇器、第二多路選擇器、第三多路選擇器、第一寄存器;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于合肥工業(yè)大學,未經合肥工業(yè)大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202111199601.6/2.html,轉載請聲明來源鉆瓜專利網。





