[發(fā)明專利]數(shù)字隔離器及芯片

在審

• 申請?zhí)枺?/td>: 202111182262.0
• 申請日: 2021-10-11
• 公開（公告）號: CN114050818A
• 公開（公告）日: 2022-02-15
• 發(fā)明（設(shè)計）人: 趙東艷;王于波;邵瑾;陳燕寧;邵亞利;付振;華克路;李晗玲;周晶
• 申請（專利權(quán)）人: 北京芯可鑒科技有限公司;北京智芯微電子科技有限公司;國網(wǎng)信息通信產(chǎn)業(yè)集團有限公司;芯創(chuàng)智（北京）微電子有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京潤平知識產(chǎn)權(quán)代理有限公司 11283
• 代理人: 陳瀟瀟;何智超

本發(fā)明涉及隔離器技術(shù)領(lǐng)域，提供一種數(shù)字隔離器及芯片。所述數(shù)字隔離器包括：調(diào)制發(fā)送模塊，用于將接收到的輸入信號轉(zhuǎn)換為全差分信號；隔離電容模塊，與所述調(diào)制發(fā)送模塊連接，用于傳輸所述全差分信號；有源共模濾波模塊，與所述隔離電容模塊連接，用于過濾所述隔離電容模塊傳輸所述全差分信號過程中的共模瞬態(tài)脈沖；接收解調(diào)模塊，與所述隔離電容模塊連接，用于對過濾共模瞬態(tài)脈沖后的全差分信號進行解調(diào)并輸出。本發(fā)明通過調(diào)制發(fā)送模塊將輸入信號轉(zhuǎn)換為全差分信號，利用有源共模濾波模塊過濾全差分信號傳輸過程中的共模瞬態(tài)脈沖，提高了數(shù)字隔離器的共模瞬態(tài)脈沖抑制能力。

技術(shù)領(lǐng)域

本發(fā)明涉及隔離器技術(shù)領(lǐng)域，具體地涉及一種數(shù)字隔離器以及一種芯片。

背景技術(shù)

根據(jù)隔離介質(zhì)的不同，數(shù)字隔離器可分為光耦隔離器、磁耦隔離器和電容隔離器。其中，電容型隔離器采用電容隔離技術(shù)，與標(biāo)準(zhǔn)CMOS工藝能夠很好的兼容，具有傳輸速率高、延時低、壽命長、耐壓高等優(yōu)點。

通常，電容型隔離器包括發(fā)送端(即調(diào)制模塊)、接收端(即解調(diào)模塊)和隔離電容模塊。發(fā)送端將傳輸信號調(diào)制為可以經(jīng)過隔離電容模塊的信號，接收端將經(jīng)過隔離電容模塊的信號解調(diào)為傳輸信號。隔離電容模塊連接發(fā)送端和接收端。

共模瞬變抗擾度(Common mode transient immunity，簡稱CMTI)是數(shù)字隔離器的重要指標(biāo)之一。共模瞬態(tài)抗擾度CMTI表示隔離器有能力承受其地之間電位差的快速變化，即在共模快速變化時而不會引起誤碼的能力。高共模瞬態(tài)抗擾度表示健壯的隔離通道。由于隔離器的發(fā)送端和接收端處于不同的電壓域，信號從發(fā)送端電壓域到接收端電壓域存在電壓域傳遞，會在接收端產(chǎn)生共模瞬態(tài)脈沖，不同的電壓上升速率會產(chǎn)生不同大小的共模瞬態(tài)脈沖，此共模瞬態(tài)脈沖在接收端產(chǎn)生共模轉(zhuǎn)差模的影響，造成接收端誤判。為避免誤判，需要提高隔離器的共模瞬態(tài)脈沖抑制能力。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種數(shù)字隔離器，以提高數(shù)字隔離器的共模瞬態(tài)脈沖抑制能力。

為了實現(xiàn)上述目的，本發(fā)明提供一種數(shù)字隔離器，包括：

調(diào)制發(fā)送模塊，用于將接收到的輸入信號轉(zhuǎn)換為全差分信號；

隔離電容模塊，與所述調(diào)制發(fā)送模塊連接，用于傳輸所述全差分信號；

有源共模濾波模塊，與所述隔離電容模塊連接，用于過濾所述隔離電容模塊傳輸所述全差分信號過程中的共模瞬態(tài)脈沖；

接收解調(diào)模塊，與所述隔離電容模塊連接，用于對過濾共模瞬態(tài)脈沖后的全差分信號進行解調(diào)并輸出。

進一步地，所述有源共模濾波模塊包括：第一NMOS管、第二NMOS管、第一PMOS管以及第二PMOS管；所述第一NMOS管的柵極與所述第二NMOS管的柵極連接，所述第一NMOS管的源極與所述第一PMOS管的源極連接并接地，所述第二NMOS管的源極與所述第二PMOS管的源極連接并接地，所述第一PMOS管的柵極與所述第二PMOS管的柵極連接。

進一步地，所述隔離電容模塊包括第一隔離電容和第二隔離電容；所述第一NMOS管的漏極與所述第一隔離電容的負(fù)極連接，所述第一NMOS管的柵極與漏極連接，所述第二NMOS管的漏極與所述第二隔離電容的負(fù)極連接；所述第一PMOS管的漏極與所述第一隔離電容的負(fù)極連接，所述第一PMOS管的柵極與漏極連接，所述第二PMOS管的漏極與所述第二隔離電容的負(fù)極連接。

進一步地，在所述第一隔離電容和所述第二隔離電容輸出的共模瞬態(tài)脈沖大于等于閾值電壓時：所述第一NMOS管和所述第二NMOS管的柵端電壓大于等于閾值電壓，所述第一NMOS管和所述第二NMOS管導(dǎo)通，所述共模瞬態(tài)脈沖傳輸?shù)降兀凰龅谝籔MOS管和所述第二PMOS管的柵端電壓的絕對值大于等于閾值電壓，所述第一PMOS管和所述第二PMOS管導(dǎo)通，所述共模瞬態(tài)脈沖傳輸?shù)降亍?/p>