[發明專利]數字隔離器及芯片

在審

• 申請號: 202111182262.0
• 申請日: 2021-10-11
• 公開（公告）號: CN114050818A
• 公開（公告）日: 2022-02-15
• 發明（設計）人: 趙東艷;王于波;邵瑾;陳燕寧;邵亞利;付振;華克路;李晗玲;周晶
• 申請（專利權）人: 北京芯可鑒科技有限公司;北京智芯微電子科技有限公司;國網信息通信產業集團有限公司;芯創智（北京）微電子有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 陳瀟瀟;何智超

1.一種數字隔離器，其特征在于，包括：

調制發送模塊，用于將接收到的輸入信號轉換為全差分信號；

隔離電容模塊，與所述調制發送模塊連接，用于傳輸所述全差分信號；

有源共模濾波模塊，與所述隔離電容模塊連接，用于過濾所述隔離電容模塊傳輸所述全差分信號過程中的共模瞬態脈沖；

接收解調模塊，與所述隔離電容模塊連接，用于對過濾共模瞬態脈沖后的全差分信號進行解調并輸出。

2.根據權利要求1所述的數字隔離器，其特征在于，所述有源共模濾波模塊包括：第一NMOS管、第二NMOS管、第一PMOS管以及第二PMOS管；

所述第一NMOS管的柵極與所述第二NMOS管的柵極連接，所述第一NMOS管的源極與所述第一PMOS管的源極連接并接地，所述第二NMOS管的源極與所述第二PMOS管的源極連接并接地，所述第一PMOS管的柵極與所述第二PMOS管的柵極連接。

3.根據權利要求2所述的數字隔離器，其特征在于，所述隔離電容模塊包括第一隔離電容和第二隔離電容；

所述第一NMOS管的漏極與所述第一隔離電容的負極連接，所述第一NMOS管的柵極與漏極連接，所述第二NMOS管的漏極與所述第二隔離電容的負極連接；

所述第一PMOS管的漏極與所述第一隔離電容的負極連接，所述第一PMOS管的柵極與漏極連接，所述第二PMOS管的漏極與所述第二隔離電容的負極連接。

4.根據權利要求3所述的數字隔離器，其特征在于，在所述第一隔離電容和所述第二隔離電容輸出的共模瞬態脈沖大于等于閾值電壓時：

所述第一NMOS管和所述第二NMOS管的柵端電壓大于等于閾值電壓，所述第一NMOS管和所述第二NMOS管導通，所述共模瞬態脈沖傳輸到地；

所述第一PMOS管和所述第二PMOS管的柵端電壓的絕對值大于等于閾值電壓，所述第一PMOS管和所述第二PMOS管導通，所述共模瞬態脈沖傳輸到地。

5.根據權利要求3所述的數字隔離器，其特征在于，所述接收解調模塊包括前置放大器模塊，所述前置放大器模塊包括第一采樣電阻和第二采樣電阻；

所述第一PMOS管的漏極和柵極與所述第一采樣電阻的正端連接，所述第二PMOS管的漏極與所述第二采樣電阻的正端連接，所述第一采樣電阻的負端和所述第二采樣電阻的負端接地。

6.根據權利要求5所述的數字隔離器，其特征在于，在無共模瞬態脈沖或所述第一隔離電容和所述第二隔離電容輸出的共模瞬態脈沖小于閾值電壓時：

所述第一采樣電阻的正端電壓和所述第二采樣電阻的正端電壓均小于所述第一NMOS管、所述第二NMOS管、所述第一PMOS管以及所述第二PMOS管的閾值電壓，所述第一NMOS管、所述第二NMOS管、所述第一PMOS管以及所述第二PMOS管處于截止狀態。

7.根據權利要求1所述的數字隔離器，其特征在于，所述有源共模濾波模塊包括：第三NMOS管、第四NMOS管、第五NMOS管、第三PMOS管、第四PMOS管以及第五PMOS管；

所述第三NMOS管的柵極與所述第四NMOS管的柵極以及所述第五NMOS管的源極連接，所述第三NMOS管的漏極與所述第五NMOS管的柵極連接，所述第五NMOS管的漏極連接到第一電源端；

所述第三NMOS管的源極與所述第三PMOS管的源極連接并接地，所述第四NMOS管的源極與所述第四PMOS管的源極連接并接地；

所述第三PMOS管的柵極與所述第四PMOS管的柵極以及所述第五PMOS管的源極連接，所述第三PMOS管的漏極與所述第五PMOS管的柵極連接，所述第五PMOS管的漏極連接到第二電源端。