[發(fā)明專利]一種寬壓輸入信號的抗輻射加固邏輯輸入電路

有效

• 申請?zhí)枺?/td>: 202111170933.1
• 申請日: 2021-10-08
• 公開（公告）號: CN113938122B
• 公開（公告）日: 2023-09-15
• 發(fā)明（設(shè)計）人: 羅凱;廖鵬飛;徐青;高興國;季睿;何泓威;蔡麗娜
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第二十四研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 重慶輝騰律師事務(wù)所 50215
• 代理人: 王海軍

本發(fā)明屬于集成電路領(lǐng)域，涉及一種寬壓輸入信號的抗輻射加固邏輯輸入電路；包括主電路，所述主電路包括電阻、兩個N型LDMOS管和兩個反相器，電阻一端連接輸入信號IN，電阻另一端連接兩個N型LDMOS管的漏極，兩個N型LDMOS管的柵極連接電源VDD，第一N型LDMOS管的襯底與源極短接后與第二N型LDMOS管的襯底相連，第二N型LDMOS管的源極接第一反相器輸入端和第三反相器輸出端，第一反相器輸出端接第三反相器輸入端和輸出信號OUT，第三反相器輸出端接到第二N型LDMOS管的源極。本發(fā)明能解決現(xiàn)有邏輯輸入電路可處理輸入信號范圍窄，邏輯輸入信號高電平電壓低的問題，同時本發(fā)明還具有抗輻射能力強(qiáng)的特點。

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種寬壓輸入信號的抗輻射加固邏輯輸入電路。

背景技術(shù)

邏輯輸入電路廣泛應(yīng)用于集成電路中，尤其是驅(qū)動類芯片中，用來接收外部控制信號。邏輯輸入電路實現(xiàn)將外部控制信號轉(zhuǎn)換為內(nèi)部控制信號的目的，控制信號經(jīng)驅(qū)動芯片處理后可驅(qū)動外部功率管。

目前常用的邏輯輸入電路為施密特觸發(fā)器，電路結(jié)構(gòu)如圖1所示。由于芯片工作環(huán)境一般較為惡劣，輸入信號容易受環(huán)境干擾，因此，對邏輯輸入電路的抗干擾能力提出了很高的要求。施密特觸發(fā)器是帶有遲滯特性的數(shù)字傳輸門，有較強(qiáng)的抗干擾能力，對信號信噪比改善明顯，輸出信號的上升和下降變化時間短，整形效果好。

但受限于MOS器件柵氧化層擊穿電壓，施密特觸發(fā)器輸入端接收的電壓信號變化范圍較窄，較高的輸入高電平電壓會造成MOS器件柵氧化層被擊穿。部分工藝提供了厚柵氧器件，其柵氧化層擊穿電壓被提高，采用厚柵氧器件的施密特觸發(fā)器可處理寬輸入電壓變化的信號，但厚柵氧器件導(dǎo)致邏輯輸入電路速度變慢，且厚柵氧器件抗總劑量能力變差，從而使得采用厚柵氧器件的施密特觸發(fā)器應(yīng)用范圍受限，不滿足抗輻射快速驅(qū)動芯片的要求。

發(fā)明內(nèi)容

基于現(xiàn)有技術(shù)存在的問題，本發(fā)明公開一種寬壓輸入信號的抗總劑量加固邏輯輸入電路。其通過N型橫向擴(kuò)散金屬氧化物半導(dǎo)體晶體管(N-type?Laterally-DiffusedMetal-Oxide-Semiconductor,簡稱NLDMOS)柵極接低壓電源，漏極接收外部的寬壓輸入信號，利用NLDMOS管開關(guān)特性實現(xiàn)源極輸出低壓邏輯信號。邏輯輸入電路可接收信號的電壓范圍由NLDMOS管的漏源耐壓決定，接收的輸入信號高電平電壓最高可達(dá)到NLDMOS管的漏源耐壓值。該設(shè)計方法有利于提高邏輯輸入電路能夠處理的輸入信號電壓范圍、同時由于未采用厚柵氧器件，提高了電路抗總劑量能力，滿足目前抗輻射、寬壓輸入信號驅(qū)動器對邏輯輸入電路的要求。

本發(fā)明的一種寬壓輸入信號的抗總劑量加固邏輯輸入電路，包括主電路，所述主電路包括電阻、兩個N型LDMOS管以及兩個反相器，電阻的一端連接輸入信號IN，電阻的另一端連接兩個N型LDMOS管的漏極，兩個N型LDMOS管的柵極連接電源VDD，其中第一N型LDMOS管的襯底與源極短接后與第二N型LDMOS管的襯底相連，第二N型LDMOS管的源極連接第一反相器INV1輸入端和第三反相器INV3輸出端，第一反相器INV1輸出端接第三反相器INV3輸入端和輸出信號OUT，第三反相器INV3輸出端連接到第二N型LDMOS管的源極。

進(jìn)一步的，還包括輔助電路，所述輔助電路包括兩個反相器，第二反相器INV2輸入端與第一反相器INV1輸出端相連，第四反相器INV4兩輸入端分別與第二反相器INV2和第三反相器INV3輸出端相連，第四反相器INV4輸出端連接第一反相器INV1輸出端和輸出信號OUT。

進(jìn)一步的，每個反相器至少包括一對MOS管，每對MOS管中包含一個NMOS管和一個PMOS管，每對MOS管的柵極作為輸入端，PMOS管和NMOS管相連的漏極作為輸出端，最外側(cè)PMOS管的源極連接電源VDD，最外側(cè)NMOS管的源極連接地GND。