[發明專利]一種通用集成化FPGA嵌入式軟件測試驗證系統

在審

• 申請號: 202111164067.5
• 申請日: 2021-09-30
• 公開（公告）號: CN114020603A
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 陳銳;門永平;胡雨婷;康月珠;曹新恩;陳丹;趙宏科
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F30/331;G06F13/42
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 李晶堯

本發明涉及一種通用集成化FPGA嵌入式軟件測試驗證系統，屬于FPGA加速仿真驗證技術領域；包括通用主控平臺、測試目標子板、通用測試平臺和PCIE高速總線；當對測試目標子板進行虛擬測試時，將測試目標子板插在通用主控平臺的頂部；通用主控平臺通過PCIE高速總線與通用測試平臺連接；本發明解決了傳統基于EDA軟件仿真仿真速度過慢、效率低下、與實際測試存在差異性的問題，既可以實現FPGA產品硬件加速仿真驗證與測試，也可以實現嵌入式處理器軟件的測試驗證，有效保證硬件加速測試驗證的真實性，提升測試驗證效率。

技術領域

本發明屬于FPGA加速仿真驗證技術領域，涉及一種通用集成化FPGA嵌入式軟件測試驗證系統。

背景技術

目前FPGA和嵌入式軟件仿真驗證主要采用傳統基于EDA工具的仿真，隨著FPGA和嵌入式處理器技術發展，設計規模越來越大，受限于計算機計算性能限制，傳統基于EDA軟件的仿真驗證出現時間過長，效率低下，覆蓋率統計困難等問題，而硬件加速仿真驗證技術采用硬件運行方式開展仿真驗證，使得仿真驗證效率大大提高。

中國專利CN201103155.2名稱為一種覆蓋率驅動軟硬件協同的SOPC功能驗證硬件加速仿真驗證方法，硬件仿真加速器包括SCEMI硬件轉換狀態機、數據緩沖模塊、激勵數據解析狀態機、功能配置狀態機、虛擬接收響應模塊和被測SOPC軟件，通過軟件工作站進行數據采集和分析，這個主要面向片上可編程系統產品的硬件加速仿真驗證，并且受限于特定的SOPC目標器件。中國專利CN201105231.名稱為基于FPGA的Tiny-yolo卷積神經網絡硬件加速方法及系統，是專門面向Tiny yolo網絡并行特征，結合硬件的并行處理能力的一種硬件加速系統。以上專利采用了固定型號的FPGA面向特定應用場景的硬件加速仿真技術，其通用性很受局限，并且無法針對各型號FPGA實現基于真實目標的仿真和測試。

“面向深度學習的FPGA硬件加速平臺的研究”(電子科技大學學位論文，201)一文中介紹的FPGA硬件加速平臺包括CPU、GPU以及FPGA各一塊以及一個軟件平臺，該平臺通過CPU來控制GPU和FPGA進行硬件加速，FPGA和CPU均為固定型號芯片，面向深度學習算法驗證的固化形態的FPGA硬件加速平臺，其通用性局限性較大，也無法針對各型號FPGA實現基于真實目標的仿真和測試。

現有的以固定FPGA芯片為驗證目標器件的硬件加速仿真技術其通用性受限較大，如果進行設計移植，則被測DUT狀態發生更改，同時管腳分布、外部接口等也無法與設計保持一致，這就難以實現基于真實目標硬件加速仿真與測試。如果設計資源過高或者不匹配，這種硬件加速仿真形式難以開展，其驗證效果實效性不足，無法滿足FPGA測試驗證發展需要。

發明內容

本發明解決的技術問題是：克服現有技術的不足，提出一種通用集成化FPGA嵌入式軟件測試驗證系統，解決了傳統基于EDA軟件仿真仿真速度過慢、效率低下、與實際測試存在差異性的問題，既可以實現FPGA產品硬件加速仿真驗證與測試，也可以實現嵌入式處理器軟件的測試驗證，有效保證硬件加速測試驗證的真實性，提升測試驗證效率。

本發明解決技術的方案是：

一種通用集成化FPGA嵌入式軟件測試驗證系統，包括通用主控平臺、測試目標子板、通用測試平臺和PCIE高速總線；

當對測試目標子板進行虛擬測試時，將測試目標子板插在通用主控平臺的頂部；通用主控平臺通過PCIE高速總線與通用測試平臺連接；

通用測試平臺：通過PCIE高速總線將測試數據發送至通用主控平臺進行存儲；生成開始測試指令，并通過PCIE高速總線將開始測試指令發送至通用主控平臺；生成測試結果調用指令，并將測試結果調用指令發送至通用主控平臺；接收通用主控平臺傳來的測試結果；進行圖形化顯示；