[發明專利]一種通用集成化FPGA嵌入式軟件測試驗證系統

在審

• 申請號: 202111164067.5
• 申請日: 2021-09-30
• 公開（公告）號: CN114020603A
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 陳銳;門永平;胡雨婷;康月珠;曹新恩;陳丹;趙宏科
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F30/331;G06F13/42
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 李晶堯

1.一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：包括通用主控平臺(1)、測試目標子板(2)、通用測試平臺(4)和PCIE高速總線(5)；

當對測試目標子板(2)進行虛擬測試時，將測試目標子板(2)插在通用主控平臺(1)的頂部；通用主控平臺(1)通過PCIE高速總線(5)與通用測試平臺(4)連接；

通用測試平臺(4)：通過PCIE高速總線(5)將測試數據發送至通用主控平臺(1)進行存儲；生成開始測試指令，并通過PCIE高速總線(5)將開始測試指令發送至通用主控平臺(1)；生成測試結果調用指令，并將測試結果調用指令發送至通用主控平臺(1)；接收通用主控平臺(1)傳來的測試結果；進行圖形化顯示；

通用主控平臺(1)：接收通用測試平臺(4)傳來的測試數據，進行存儲；接收通用測試平臺(4)傳來的開始測試指令；調用存儲的測試數據，按照測試數據對測試目標子板(2)進行測試，將測試結果進行存儲；接收通用測試平臺(4)傳來的測試結果調用指令，將測試結果通過PCIE高速總線(5)發送至通用測試平臺(4)。

2.根據權利要求1所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：所述通用主控平臺(1)頂部設置有5個VPX高速接口插槽(1-1)；測試目標子板(2)與第1個VPX高速接口插槽(1-1)一一對應插在通用主控平臺(1)的頂部。

3.根據權利要求2所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：每個VPX高速接口插槽(1-1)的槽底處設置有n個管腳接口；測試目標子板(2)內設FPGA，且FPGA的管腳位于測試目標子板(2)的底部；當測試目標子板(2)與第1個VPX高速接口插槽(1-1)對接后，測試目標子板(2)底部的管腳與VPX高速接口插槽(1-1)的管腳接口對接；n為大于10的正整數，且n小于等于1000。

4.根據權利要求3所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：所述通用主控平臺(1)上設置有2個存儲模塊(1-2)，其中1個存儲模塊(1-2)實現存儲測試數據；另1個存儲模塊(1-2)實現存儲測試結果。

5.根據權利要求4所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：所述測試驗證系統還包括4個外設子板(3)；

當對測試目標子板(2)進行實際測試時，將測試目標子板(2)和4個外設子板(3)與5個VPX高速接口插槽(1-1)一一對應插在通用主控平臺(1)的頂部，4個外設子板(3)實現外設環境對接；通用主控平臺(1)通過PCIE高速總線(5)與通用測試平臺(4)連接。

6.根據權利要求5所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：其中，第一個外設子板(3)提供測試驗證系統的時鐘源；第二個外設子板(3)提供標準總線接口；第三個外設子板(3)提供數模轉換協議；第四個外設子板(3)提供模數轉換協議。

7.根據權利要求6所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：所述標準總線接口包括RS422、SPI、I2C、1553B或GPIO。

8.根據權利要求1所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：所述測試目標子板(2)內設2GB DDR SDRAM的存儲器；測試目標子板(2)的等長誤差在正負100mil以內，滿足高速GTX以及差分信號的測試。

9.根據權利要求1所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：所述通用主控平臺(1)的數據存儲容量≥1GB；數據傳輸速率≥1GHz。

10.根據權利要求1所述的一種通用集成化FPGA嵌入式軟件測試驗證系統，其特征在于：測試驗證系統供電采用220交流供電；最大功率為300W。