[發明專利]半導體器件的制造方法

有效

• 申請號: 202111161013.3
• 申請日: 2021-09-30
• 公開（公告）號: CN113903660B
• 公開（公告）日: 2022-08-19
• 發明（設計）人: 薛廣杰;朱奎
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 田婷

1.一種半導體器件的制造方法，其特征在于，包括：

提供SOI襯底，包括自下向上的下層襯底、絕緣埋層和半導體層，所述半導體層上形成有器件結構，所述半導體層中形成有底面與所述絕緣埋層接觸的淺溝槽隔離結構，所述半導體層上覆蓋有第一絕緣介質層；

形成第一硬掩膜層于所述第一絕緣介質層上；

形成第一開口于所述第一硬掩膜層中，所述第一開口暴露出所述第一絕緣介質層；

刻蝕所述第一開口暴露出的第一絕緣介質層，以形成貫穿所述第一絕緣介質層的第一通孔；同時，刻蝕所述第一硬掩膜層，以形成第二開口，所述第二開口對準所述器件結構；

刻蝕所述第二開口底面的所述第一絕緣介質層，以形成暴露出所述器件結構的第二通孔；同時，刻蝕所述第一通孔底面的所述淺溝槽隔離結構和所述絕緣埋層，以形成暴露出所述下層襯底的第三通孔；以及，

填充導電材料于所述第一通孔、所述第二通孔和所述第三通孔中，以在所述第一通孔和所述第三通孔中形成與所述下層襯底電連接的襯底接觸，以及在所述第二通孔中形成與所述器件結構電連接的器件接觸。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一硬掩膜層與所述第一絕緣介質層的刻蝕選擇比小于1:20。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在刻蝕所述第一開口暴露出的所述第一絕緣介質層的同時，還刻蝕所述第一開口外圍的所述第一硬掩膜層，以形成第三開口，所述第三開口與所述第一通孔連通，且所述第三開口的橫截面積大于所述第一通孔的橫截面積。

4.如權利要求3所述的半導體器件的制造方法，其特征在于，在刻蝕所述第二開口底面的所述第一絕緣介質層的同時，還刻蝕所述第三開口底面的所述第一絕緣介質層，以形成第四通孔，所述第四通孔與所述第三通孔連通，且所述第四通孔的橫截面積大于所述第三通孔的橫截面積；所述導電材料還填充于所述第四通孔中。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一絕緣介質層與所述半導體層之間還形成有第二絕緣介質層，所述第一絕緣介質層與所述第二絕緣介質層的刻蝕選擇比大于10:1。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述第一硬掩膜層為硅或金屬氮化物。

7.如權利要求1所述的半導體器件的制造方法，其特征在于，刻蝕所述第一開口暴露出的第一絕緣介質層，以形成貫穿所述第一絕緣介質層的第一通孔之前，所述半導體器件的制造方法還包括：在所述第一開口和所述第一硬掩膜層上形成第二硬掩膜層，通過圖案化的所述第二硬掩膜層，形成所述第一通孔和所述第二開口。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，所述器件結構包括形成于所述淺溝槽隔離結構所環繞的半導體層上的柵極結構，以及形成于所述柵極結構兩側的半導體層中的源極區和漏極區。

9.如權利要求8所述的半導體器件的制造方法，其特征在于，所述第二通孔暴露出所述柵極結構，和/或，所述第二通孔暴露出所述源極區和所述漏極區。

10.如權利要求4所述的半導體器件的制造方法，其特征在于，所述第四通孔暴露出所述淺溝槽隔離結構頂面的部分寬度，所述淺溝槽隔離結構頂面的邊緣與所述第四通孔的側壁之間的水平距離為0.5μm～1μm。

11.如權利要求4所述的半導體器件的制造方法，其特征在于，所述第三通孔的側壁與所述第四通孔的側壁之間的水平距離為0.2μm～0.5μm。

12.如權利要求1-11中任一項所述的半導體器件的制造方法，其特征在于，所述半導體器件的制造方法還包括：

去除所述第一硬掩膜層。