[發明專利]非易失性存儲裝置和包括其的非易失性存儲系統

在審

• 申請號: 202111159083.5
• 申請日: 2021-09-30
• 公開（公告）號: CN114300480A
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 金智源;安在昊;黃盛珉;任峻成;成錫江
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157;H01L27/11573
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;王占杰

提供了非易失性存儲裝置和包括其的非易失性存儲系統。所述非易失性存儲裝置包括：襯底，包括第一表面和在第一方向上與所述第一表面相對的第二表面；公共源極線，位于所述襯底的所述第一表面上；多條字線，堆疊在所述公共源極線上；第一絕緣圖案，在與所述第一方向交叉的第二方向上與所述多條字線間隔開，并且位于所述襯底中；絕緣層，位于所述襯底的所述第二表面上；第一接觸插塞，穿透所述第一絕緣圖案并在所述第一方向上延伸；第二接觸插塞，穿透所述絕緣層，在所述第一方向上延伸，并連接到所述第一接觸插塞；上接合金屬，連接到所述第一接觸插塞并連接到電路元件；以及第一輸入/輸出焊盤，連接到所述第二接觸插塞并電連接到所述電路元件。

相關申請的交叉引用

本申請要求于2020年10月8日在韓國知識產權局提交的韓國專利申請No.10-2020-0129855的優先權，其內容通過引用整體合并于此。

技術領域

本公開涉及非易失性存儲裝置和包括該非易失性存儲裝置的非易失性存儲系統。

背景技術

半導體存儲裝置可以大體上分為易失性存儲裝置和非易失性存儲裝置。為了滿足消費者對優異性能和低價格的需求，非易失性存儲裝置的集成密度正在增加。然而，在二維或平面存儲裝置的情況下，通過單位存儲單元所占據的面積來確定集成度。因此，近來，已經開發出其中單位存儲單元垂直布置的三維存儲裝置。

發明內容

本公開的各方面提供了在形成接觸插塞的過程中可靠性得以提高的非易失性存儲裝置。

本公開的各方面還提供了在形成接觸插塞的過程中可靠性得以提高的非易失性存儲系統。

然而，本公開的各方面不限于本文中闡述的那些方面。通過參考下面給出的本公開的詳細描述，本公開的以上和其他方面對于本公開所屬領域的普通技術人員而言將變得更加清楚。

根據一些示例實施例，提供了一種非易失性存儲裝置，所述非易失性存儲裝置包括：襯底，所述襯底包括第一表面和在第一方向上與所述第一表面相對的第二表面；公共源極線，所述公共源極線位于所述襯底的所述第一表面上；多條字線，所述多條字線堆疊在所述公共源極線上；第一絕緣圖案，所述第一絕緣圖案在與所述第一方向交叉的第二方向上與所述多條字線間隔開并且位于所述襯底中；絕緣層，所述絕緣層位于所述襯底的所述第二表面上；第一接觸插塞，所述第一接觸插塞穿透所述第一絕緣圖案并在所述第一方向上延伸；第二接觸插塞，所述第二接觸插塞穿透所述絕緣層，在所述第一方向上延伸，并連接到所述第一接觸插塞；上接合金屬，所述上接合金屬連接到所述第一接觸插塞并連接到電路元件；以及第一輸入/輸出焊盤，所述第一輸入/輸出焊盤連接到所述第二接觸插塞并電連接到所述電路元件。

根據一些示例實施例，提供了一種非易失性存儲裝置，所述非易失性存儲裝置包括：外圍電路區域，所述外圍電路區域包括多個電路元件，并包括連接到所述多個電路元件的下接合金屬；以及單元區域，所述單元區域電連接到所述多個電路元件并包括用于存儲數據的存儲元件，并包括連接到所述存儲元件的上接合金屬，其中，所述外圍電路區域包括：襯底，所述襯底包括第一表面和在第一方向上與所述第一表面相對的第二表面；所述多個電路元件，所述多個電路元件位于所述第一襯底的所述第一表面上；金屬層，所述金屬層位于所述第一襯底的所述第一表面上并連接到所述多個電路元件中的一部分電路元件；第一絕緣圖案，所述第一絕緣圖案位于所述第一襯底中；第一絕緣層，所述第一絕緣層位于所述第一襯底的所述第二表面上；第一接觸插塞，所述第一接觸插塞穿透所述第一絕緣圖案，在所述第一方向上從所述金屬層延伸，并連接到所述金屬層；第二接觸插塞，所述第二接觸插塞穿透所述第一絕緣層，在所述第一方向上延伸，并連接到所述第一接觸插塞；以及第一輸入/輸出焊盤，所述第一輸入/輸出焊盤位于所述第一絕緣層上并連接到所述第二接觸插塞。