[發明專利]一種防止過沖和負沖的開關電容積分器電路

在審

• 申請號: 202111153934.5
• 申請日: 2021-09-29
• 公開（公告）號: CN115882864A
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 滿雪成;劉菁
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 北京智繪未來專利代理事務所(普通合伙) 11689
• 代理人: 趙卿

一種防止過沖和負沖的開關電容積分器電路，其中，電路包括積分反饋單元和多個輸入支路；多個輸入支路，均與積分反饋單元的負相輸入端連接，用于分時向積分反饋單元的負相輸入端注入電荷量；積分反饋單元，基于多個輸入支路注入的電荷量生成輸出電壓。本發明結構簡單、實現方式靈活，可以根據需要設置輸入支路的數量，并根據時鐘周期長度靈活確定電壓緩沖方式。

技術領域

本發明涉及集成電路領域，更具體地，涉及一種防止過沖和負沖的開關電容積分器電路。

背景技術

目前，經常采用開關電容積分器來實現非連續性ΣΔ調制器(過抽樣ADC轉換器)。通常來說，開關電容積分器，由運算放大器、電容和開關等元件組成。作為雙采樣積分器，通常具有采樣階段和放大階段兩個過程才能實現積分器的穩定工作。當積分器工作在放大階段時，運算放大器的正相輸入端信號Vinp和負相輸入端信號Vinn兩者會基于時鐘周期進行切換。這一切換過程是通過連接二者的開關元件的斷開或閉合操作實現的。

然而，在開關元件執行切換的過程中，運算放大器負相輸入端的電壓值會隨著正相輸入端信號Vinp和負相輸入端信號Vinn的切換而變化，由于運算放大器的負相輸入端是經過采樣電容實現與控制信號連接的，因此，當位于采樣電容一端的控制信號從Vinp到Vinn，或從Vinn到Vinp的過程中發生了突然的電壓幅度變化，就會導致位于采樣電容另一端的運算放大器的負相輸入端信號發生負沖或過沖的問題。

因此，亟需一種防止過沖和負沖的開關電容積分器電路。

發明內容

為解決現有技術中存在的不足，本發明的目的在于，提供一種防止過沖的開關電容積分器電路，根據多個輸入支路實現對積分反饋單元的分時輸入，從而防止了運算放大器輸入端電壓的過沖或負沖。

本發明采用如下的技術方案。

一種防止過沖和負沖的開關電容積分器電路，其中，電路包括積分反饋單元和多個輸入支路；多個輸入支路，均與積分反饋單元的負相輸入端連接，用于分時向積分反饋單元的負相輸入端注入電荷量；積分反饋單元，基于多個輸入支路注入的電荷量生成輸出電壓。

優選地，多條輸入支路中的每條輸入支路均包括采樣電容Cs，第一開關SW1、第二開關SW2、第三開關和第四開關；其中，采樣電容Cs的一端分別與第一開關SW1、第二開關SW2的一端連接，第一開關SW1的另一端接入固定電壓Vcm，第二開關SW2的另一端接入積分反饋單元的負相輸入端；采樣電容Cs的另一端分別與第三開關、第四開關的一端連接，第三開關的另一端與正相輸入信號Vinp連接，第四開關的另一端與負相輸入信號Vinn連接；并且，多條輸入支路復用一個第一開關SW1和一個第二開關SW2。

優選地，積分反饋單元包括運算放大器和反饋電容Cf；其中，運算放大器的負相輸入端與輸入支路中的第二開關SW2的另一端連接，正相輸入端接固定電位Vcm；反饋電容一端連接運算放大器的負相輸入端，另一端連接運算放大器的輸出端Vout。

優選地，當每條輸入支路中第二開關SW2、第四開關依次斷開，第一開關SW1和第三開關依次閉合后，電路進入積分器采樣階段；當輸入支路中第一開關SW1、第三開關依次斷開，第二開關SW2、第四開關依次閉合后，電路進入積分器放大階段。

優選地，電路基于時鐘周期在積分器采樣階段和積分器放大階段之間切換。

優選地，輸入支路的數量為N條，且每條輸入支路中采樣電容的電容值均為并且，電路的輸出電壓為/

優選地，相鄰兩個輸入支路的延遲時間相同，且延遲時間均小于T為時鐘周期；延遲時間為相鄰兩個輸入支路中相應元件的相應狀態的切換間隔時間；相應元件為第三開關或第四開關，相應狀態為開關斷開狀態或開關閉合狀態。

優選地，每一條輸入支路實現積分器采樣階段和積分器放大階段之間切換的過程中，運算放大器負相輸入端的電壓過沖或負沖幅度為