[發(fā)明專利]一種防止過沖和負沖的開關(guān)電容積分器電路

在審

• 申請?zhí)枺?/td>: 202111153934.5
• 申請日: 2021-09-29
• 公開（公告）號: CN115882864A
• 公開（公告）日: 2023-03-31
• 發(fā)明（設(shè)計）人: 滿雪成;劉菁
• 申請（專利權(quán)）人: 圣邦微電子（北京）股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 北京智繪未來專利代理事務(wù)所(普通合伙) 11689
• 代理人: 趙卿

1.一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述電路包括積分反饋單元和多個輸入支路；其中，

所述多個輸入支路，均與所述積分反饋單元的負相輸入端連接，用于分時向所述積分反饋單元的負相輸入端注入電荷量；

所述積分反饋單元，基于所述多個輸入支路注入的電荷量生成輸出電壓。

2.根據(jù)權(quán)利要求1中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述多條輸入支路中的每條輸入支路均包括采樣電容Cs，第一開關(guān)SW1、第二開關(guān)SW2、第三開關(guān)和第四開關(guān)；其中，

所述采樣電容Cs的一端分別與所述第一開關(guān)SW1、第二開關(guān)SW2的一端連接，所述第一開關(guān)SW1的另一端接入固定電壓Vcm，所述第二開關(guān)SW2的另一端接入所述積分反饋單元的負相輸入端；

所述采樣電容Cs的另一端分別與所述第三開關(guān)、第四開關(guān)的一端連接，所述第三開關(guān)的另一端與正相輸入信號Vinp連接，所述第四開關(guān)的另一端與負相輸入信號Vinn連接；

并且，所述多條輸入支路復(fù)用一個第一開關(guān)SW1和一個第二開關(guān)SW2。

3.根據(jù)權(quán)利要求2中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述積分反饋單元包括運算放大器和反饋電容Cf；其中，

所述運算放大器的負相輸入端與所述輸入支路中的第二開關(guān)SW2的另一端連接，正相輸入端接固定電壓Vcm；

所述反饋電容一端連接所述運算放大器的負相輸入端，另一端連接所述運算放大器的輸出端Vout。

4.根據(jù)權(quán)利要求3中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

當(dāng)所述每條輸入支路中第二開關(guān)SW2、第四開關(guān)依次斷開，第一開關(guān)SW1和第三開關(guān)依次閉合后，所述電路進入積分器采樣階段；

當(dāng)所述輸入支路中第一開關(guān)SW1、第三開關(guān)依次斷開，所述第二開關(guān)SW2、第四開關(guān)依次閉合后，所述電路進入積分器放大階段。

5.根據(jù)權(quán)利要求4中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述電路基于時鐘周期在積分器采樣階段和積分器放大階段之間切換。

6.根據(jù)權(quán)利要求5中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述輸入支路的數(shù)量為N條，且每條輸入支路中采樣電容的電容值均為并且，

所述電路的輸出電壓為

7.根據(jù)權(quán)利要求6中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

相鄰兩個所述輸入支路的延遲時間相同，且所述延遲時間均小于T為所述時鐘周期；

所述延遲時間為相鄰兩個輸入支路中相應(yīng)元件的相應(yīng)狀態(tài)的切換間隔時間；

所述相應(yīng)元件為第三開關(guān)或第四開關(guān)，所述相應(yīng)狀態(tài)為開關(guān)斷開狀態(tài)或開關(guān)閉合狀態(tài)。

8.根據(jù)權(quán)利要求7中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

每一條所述輸入支路實現(xiàn)積分器采樣階段和積分器放大階段之間切換的過程中，所述運算放大器負相輸入端的電壓過沖或負沖幅度為

9.根據(jù)權(quán)利要求6-8任一項中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述輸入支路的數(shù)量為兩條。

10.根據(jù)權(quán)利要求2中所述的一種防止過沖和負沖的開關(guān)電容積分器電路，其特征在于：

所述第一至第四開關(guān)為MOS管開關(guān)。