[發明專利]半導體結構及其形成方法

在審

• 申請號: 202111152701.3
• 申請日: 2021-09-29
• 公開（公告）號: CN115881728A
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 王楠
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 唐嘉

1.一種半導體結構，其特征在于，包括:

襯底；

位于所述襯底上相互分立的兩個復合層和兩個所述復合層之間的開口，所述復合層包括位于所述襯底上的若干層重疊柵溝槽以及位于相鄰柵溝槽之間的溝道層和所述溝道層側壁的凹槽，所述凹槽暴露出的溝道層側壁相對于所述柵溝槽側壁凹陷；

位于所述開口以及與所述開口相鄰的所述凹槽內的介電墻；

位于所述襯底上的層間介質層和所述層間介質層內的柵開口，所述柵開口位于部分復合層側壁和頂部表面；

位于所述柵開口和所述柵溝槽內的柵極，且所述柵極包圍所述溝道層。

2.如權利要求1所述的半導體結構，其特征在于，所述復合層還包括底部結構，所述底部結構位于所述復合層底部。

3.如權利要求1所述的半導體結構，其特征在于，所述介電墻與所述溝道層側壁具有空隙；所述柵極還位于所述空隙中。

4.如權利要求3所述的半導體結構，其特征在于，所述空隙在沿垂直于所述開口側壁方向上的尺寸范圍為1納米至3納米。

5.如權利要求1所述的半導體結構，其特征在于，所述凹槽在沿垂直于所述開口側壁方向上的尺寸范圍為1納米至3納米。

6.如權利要求1所述的半導體結構，其特征在于，還包括位于所述襯底上和所述開口內的隔離層，所述隔離層位于所述底部結構側壁，且位于所述介電墻下方，且所述隔離層頂部表面與所述底部結構頂部表面齊平。

7.一種半導體結構的形成方法，其特征在于，包括：

形成襯底以及所述襯底上相互分立的兩個初始復合層，所述兩個初始復合層之間具有開口，所述初始復合層包括位于所述襯底上若干層重疊的犧牲層以及位于相鄰兩層犧牲層之間的初始溝道層；

刻蝕所述初始溝道層側壁以形成溝道層，在相鄰兩層犧牲層之間形成凹槽，所述凹槽暴露出的溝道層側壁相對于所述犧牲層側壁凹陷；

在所述開口以及所述凹槽內形成介電墻；

形成所述介電墻后，在所述襯底上形成層間介質層和所述層間介質層內的柵開口，所述柵開口位于部分初始復合層側壁和頂部表面，且暴露出部分所述犧牲層；

去除所述柵開口所述暴露出的所述犧牲層，在相鄰的溝道層、以及溝道層與所述介電墻之間形成柵溝槽，以所述柵溝槽和所述溝道層形成復合層；在所述柵開口和所述柵溝槽內形成柵極，所述柵極包圍所述溝道層。

8.如權利要求7所述的半導體結構的形成方法，其特征在于，形成所述柵溝槽之后，形成所述柵極之前，還包括：對所述介電墻進行刻蝕處理，使所述介電墻與所述溝道層側壁之間形成空隙；所述柵極還位于所述空隙中。

9.如權利要求8所述的半導體結構的形成方法，其特征在于，對所述介電墻進行刻蝕處理的工藝包括濕法刻蝕工藝。

10.如權利要求7所述的半導體結構的形成方法，其特征在于，所述初始復合層還包括底部結構，所述底部結構位于所述初始復合層底部。

11.如權利要求10所述的半導體結構的形成方法，其特征在于，形成所述初始復合層后，形成所述介電墻前，還包括：在所述襯底上和所述開口內形成隔離層，所述隔離層位于所述底部結構側壁，且所述隔離層頂部表面與所述底部結構頂部表面齊平。

12.如權利要求7所述的半導體結構的形成方法，其特征在于，所述介電墻的形成方法包括：在所述襯底表面形成介電材料層，所述介電材料層還位于所述初始復合層側壁和表面，并填滿所述開口以及與所述開口相鄰的所述凹槽；在所述介電材料層表面形成圖形化層，所述圖形化層暴露出所述襯底表面和所述初始復合層頂部表面的所述介電材料層；以所述圖形化層為掩膜刻蝕所述介電材料層，直到暴露出所述初始復合層頂部表面、所述襯底表面、以及所述溝道層和所述犧牲層側壁。