[發明專利]半導體結構及其形成方法

在審

• 申請號: 202111152701.3
• 申請日: 2021-09-29
• 公開（公告）號: CN115881728A
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 王楠
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 唐嘉

一種半導體結構及其形成方法，其方法包括：刻蝕所述初始溝道層側壁以形成溝道層，在相鄰兩層犧牲層之間形成凹槽，所述凹槽暴露出的溝道層側壁相對于所述犧牲層側壁凹陷；在所述開口以及所述凹槽內形成介電墻；形成所述介電墻后，在所述襯底上形成層間介質層和所述層間介質層內的柵開口，所述柵開口位于部分初始復合層側壁和頂部表面，且暴露出部分所述犧牲層；去除所述柵開口所述暴露出的所述犧牲層，在相鄰的溝道層、以及溝道層與所述介電墻之間形成柵溝槽，以所述柵溝槽和所述溝道層形成復合層；在所述柵開口和所述柵溝槽內形成柵極，所述柵極包圍所述溝道層，有利于提高柵極對溝道的控制能力，進而提高器件的性能。

技術領域

本發明涉及半導體制造領域，尤其是涉及一種半導體結構及其形成方法。

背景技術

在現有的半導體領域中，鰭式場效應晶體管(FinFET)是一種新興的多柵器件，與平面式的金屬-氧化物半導體場效應晶體管(MOSFET)相比，鰭式場效應晶體管具有更強的短溝道抑制能力，具有更強的工作電流，現已廣泛應用于半導體各種器件中。但隨著半導體工藝的進一步發展，晶體管尺度縮小到幾納米以下，FinFET本身的尺寸已經縮小至極限后，無論是鰭片距離、短溝道效應、還是漏電和材料極限也使得晶體管制造變得岌岌可危，甚至物理結構都無法完成。

環繞式柵極(gate-all-around，GAA)器件成為行業內研究和發展的一個新方向。這項技術的特點是實現了柵極對溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線狀(可以理解為棍狀)或者平板狀、片狀等多個源極和漏極橫向垂直于柵極分布后，實現MOSFET的基本結構和功能。這樣設計在很大程度上解決了柵極間距尺寸減小后帶來的各種問題，包括電容效應等，再加上溝道被柵極四面包裹，因此溝道電流也比FinFET的三面包裹更為順暢。

隨著半導體技術更深入的發展，要求標準單元內NFET和PFET器件之間的間距更小。但是，對于鰭式場效應晶體管和環繞式柵極而言，工藝限制了N型和P器件之間的間距。為了擴大器件的可微縮性，Forksheet器件被認為是環繞式柵極的自然延伸。與環繞式柵極器件相比，Forksheet器件的溝道由叉形柵極結構控制，通過在柵極圖案化之前在PMOS器件和NMOS器件之間引入“介電墻”來實現，所述介電墻將P柵溝槽與N柵溝槽物理隔離，從而允許更緊密的N到P間距，具有更佳的面積和性能的可微縮性。

然而，Forksheet器件的技術尚不完善，有待進一步的提高。

發明內容

本發明解決的技術問題是提供一種半導體結構及其形成方法，以改善半導體結構性能。

為解決上述技術問題，本發明的技術方案提供一種半導體結構，包括：襯底；位于所述襯底上相互分立的兩個復合層和兩個所述復合層之間的開口，所述復合層包括位于所述襯底上的若干層重疊柵溝槽以及位于相鄰柵溝槽之間的溝道層和所述溝道層側壁的凹槽，所述凹槽暴露出的溝道層側壁相對于所述柵溝槽側壁凹陷；位于所述開口以及與所述開口相鄰的所述凹槽內的介電墻；位于所述襯底上的層間介質層和所述層間介質層內的柵開口，所述柵開口位于部分復合層側壁和頂部表面；位于所述柵開口和所述柵溝槽內的柵極，且所述柵極包圍所述溝道層。

可選的，所述復合層還包括底部結構，所述底部結構位于所述復合層底部。

可選的，所述介電墻與所述溝道層側壁具有空隙；所述柵極還位于所述空隙中。

可選的，所述空隙在沿垂直于所述開口側壁方向上的尺寸范圍為1納米至3納米。

可選的，所述凹槽在沿垂直于所述開口側壁方向上的尺寸范圍為1納米至3納米。

可選的，還包括位于所述襯底上和所述開口內的隔離層，所述隔離層位于所述底部結構側壁，且位于所述介電墻下方，且所述隔離層頂部表面與所述底部結構頂部表面齊平。