[發明專利]一種解決Vth為負值時無法動作的GIP電路及其驅動方法

在審

• 申請號: 202111151561.8
• 申請日: 2021-09-29
• 公開（公告）號: CN113870787A
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 張桂瑜
• 申請（專利權）人: 華映科技（集團）股份有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/36
• 代理公司: 福州君誠知識產權代理有限公司 35211
• 代理人: 戴雨君

本發明公開一種解決Vth為負值時無法動作的GIP電路及其驅動方法，電路包括晶體管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13和電容C1；設置VGL_1和VGL_2兩組VGL信號與GIP TFT連接，并將VGL_1接入晶體管T11、T13、T10、T11、T5和T6所接的VGL信號；VGL_2接入晶體管T2和T12所接的VGL信號，且使得VGL_1VGL_2。本發明的GIP電路，在Vth為負值時，仍可以正常工作。

技術領域

本發明涉及面板技術領域，尤其涉及一種解決Vth為負值時無法動作的GIP電路及其驅動方法。

背景技術

隨著社會的發展，觸控顯示屏市場產品多樣化需求，平板等產品有往輕、薄、低功耗和低成本的發展趨勢。對于平板而言，為滿足低成本和低功耗的需求，通常采用導入MOX材料的方法。

由于MOX相比于A硅有較高電子遷移率，在相同的充電能力下，對于畫素和GIP的元件皆的設計，MOX架構皆可設計得相對A硅架構小，因此采用MOX功耗也較小。

但Vth特性上，MOX相較于A硅材料偏負一些，MOX材料的Vth有可能為負值。如圖1所示，以GIP 13T1C 16pahse為例，因GIP漏電某些元件漏電，G9出現已無法正常輸出的情況(圖2)。故本發明為了解決Vth為負值時，導致Gate無法正常輸出的問題提供了一種新的GIP電路。

發明內容

本發明的目的在于提供一種解決Vth為負值時無法動作的GIP電路及其驅動方法。

本發明采用的技術方案是：

一種解決Vth為負值時無法動作的GIP電路，其包括晶體管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13和電容C1；

T1的柵極連接柵極線G(n-1)，T1的漏極連接Vfwd，T1的源極連接Q點；

T2的柵極連接Q點，T2的漏極連接P1點，T2的源極連接VGL_2；

T3的柵極連接P1點，T3的漏極連接Q點，T3的源極連接VGL_1；

T4的柵極連接Q點，T4的漏極連接CK，T4的源極連接柵極線G(n)；

T5的柵極連接P2點，T5的漏極連接柵極線G(n)，T5的源極連接VGL_1；

T6的柵極連接P1點，T6的漏極連接柵極線G(n)，T6的源極連接VGL_1；

T7的柵極連接柵極線G(n+1)，T7的漏極連接Vbwd，T7的源極連接Q點；

T8的柵極和漏極分別連接V2，T8的源極連接P1點；

T9的柵極連接V1，T9的漏極連接P1點，T9的源極連接P2點；

T10的柵極連接V1，T10的漏極連接P1點，T10的源極連接VGL_1；

T11的柵極連接V2，T11的漏極連接P2點，T11的源極連接VGL_1；

T12的柵極連接Q點，T12的漏極連接P2點，T12的源極連接VGL_2；

T13的柵極連接P2點，T13的漏極連接Q點，T13的源極連接VGL_1；

C1的一極板連接Q點，C1的另一極板連接柵極線G(n)，且滿足VGL_1VGL_2。

進一步地，GIP驅動電路陣列設置于顯示面板上，且位于所述顯示面板的一側。

進一步地，顯示面板上還設置有CK線、V1線、V2線、Vfwd線、Vbwd線、VGL_2線和VGL_1線,所述CK線、V1線、V2線、Vfwd線、Vbwd線、VGL_2線和VGL_1線分別與所述GIP驅動電路內的CK1、CK2、CK3、CK4、Vfwd、Vbwd、VGL_2、和VGL_1連接。

進一步地，CK線、V1線、V2線、Vfwd線、Vbwd線、VGL_2線、VGL_1線和CLR線設置于GIP驅動電路一側.