[發明專利]一種解決Vth為負值時無法動作的GIP電路及其驅動方法

在審

• 申請號: 202111151561.8
• 申請日: 2021-09-29
• 公開（公告）號: CN113870787A
• 公開（公告）日: 2021-12-31
• 發明（設計）人: 張桂瑜
• 申請（專利權）人: 華映科技（集團）股份有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/36
• 代理公司: 福州君誠知識產權代理有限公司 35211
• 代理人: 戴雨君

1.一種解決Vth為負值時無法動作的GIP電路，其特征在于：其包括晶體管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13和電容C1；

T1的柵極連接柵極線G(n-1)，T1的漏極連接Vfwd，T1的源極連接Q點；

T2的柵極連接Q點，T2的漏極連接P1點，T2的源極連接VGL_2；

T3的柵極連接P1點，T3的漏極連接Q點，T3的源極連接VGL_1；

T4的柵極連接Q點，T4的漏極連接CK，T4的源極連接柵極線G(n)；

T5的柵極連接P2點，T5的漏極連接柵極線G(n)，T5的源極連接VGL_1；

T6的柵極連接P1點，T6的漏極連接柵極線G(n)，T6的源極連接VGL_1；

T7的柵極連接柵極線G(n+1)，T7的漏極連接Vbwd，T7的源極連接Q點；

T8的柵極和漏極分別連接V2，T8的源極連接P1點；

T9的柵極連接V1，T9的漏極連接P1點，T9的源極連接P2點；

T10的柵極連接V1，T10的漏極連接P1點，T10的源極連接VGL_1；

T11的柵極連接V2，T11的漏極連接P2點，T11的源極連接VGL_1；

T12的柵極連接Q點，T12的漏極連接P2點，T12的源極連接VGL_2；

T13的柵極連接P2點，T13的漏極連接Q點，T13的源極連接VGL_1；

C1的一極板連接Q點，C1的另一極板連接柵極線G(n)，且滿足VGL_1VGL_2。

2.根據權利要求1所述的一種解決Vth為負值時無法動作的GIP電路，其特征在于：GIP驅動電路陣列設置于顯示面板上，且位于所述顯示面板的一側。

3.根據權利要求2所述的一種解決Vth為負值時無法動作的GIP電路，其特征在于：顯示面板上還設置有CK線、V1線、V2線、Vfwd線、Vbwd線、VGL_2線和VGL_1線,所述CK線、V1線、V2線、Vfwd線、Vbwd線、VGL_2線和VGL_1線分別與所述GIP驅動電路內的CK1、CK2、CK3、CK4、Vfwd、Vbwd、VGL_2、和VGL_1連接。

4.根據權利要求1所述的一種解決Vth為負值時無法動作的GIP電路，其特征在于：CK線、V1線、V2線、Vfwd線、Vbwd線、VGL_2線、VGL_1線和CLR線設置于GIP驅動電路一側。

5.根據權利要求2所述的一種解決Vth為負值時無法動作的GIP電路，其特征在于：顯示面板為OLED顯示面板或者LCD顯示面板。

6.根據權利要求1所述的一種解決Vth為負值時無法動作的GIP電路，其特征在于：還包括驅動IC，G(n-1)、G(n)和G(n+1)與驅動IC連接。

7.根據權利要求1所述的一種解決Vth為負值時無法動作的GIP電路，其特征在于：晶體管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13均為薄膜晶體管。

8.一種解決Vth為負值時無法動作的GIP電路的驅動方法，應用于quan所述的一種解決Vth為負值時無法動作的GIP電路，方法為：設置VGL_1和VGL_2兩組VGL信號與GIP TFT連接，并將VGL_1 接入晶體管T11、T13、T10、T11、T5和T6所接的VGL信號； VGL_2接入晶體管T2和T12所接的VGL信號，且使得VGL_1VGL_2。