[發明專利]晶片尺寸封裝

有效

• 申請號: 202111143247.5
• 申請日: 2021-09-28
• 公開（公告）號: CN113594106B
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 楊國江;于世珩;毛嘉云
• 申請（專利權）人: 江蘇長晶科技有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L29/417
• 代理公司: 南京華訊知識產權代理事務所(普通合伙) 32413
• 代理人: 林弘毅

本申請公開了一種晶片尺寸封裝，包括：一晶片，具有一正面及一背面，其中正面具有一主動區域。一金屬層，形成于背面，且大于主動區域的投影，適于一電流在金屬層流動。金屬層具有四個邊緣，其中至少一邊緣具有一鍵缺口，其中鍵缺口的凹陷方向若與電流方向平行，則鍵缺口與主動區域的投影不產生干涉。一封裝材料，形成于背面，至少包覆金屬層的邊緣。本申請的晶片尺寸封裝可以改善金屬層與封裝材料的連接性，提高封裝的可靠度，也可以避免毛邊的產生。

技術領域

本發明系有關于一種晶片尺寸封裝，特別是有關于一種可以強化封裝材料固定力(fixing force)的晶片尺寸封裝。

背景技術

現今對于電子產品的輕薄化是一種持續的需求與趨勢，此種需求與趨勢也同時反應在半導體封裝中。晶片尺寸封裝（Chip Scale Package, CSP）就是一種常用的半導體封裝型態，整體封裝的體積不超過晶片體積的120%。一般的晶片尺寸封裝在晶圓階段就會進行封裝材料的包覆，然后再進行晶片的切割。然而對于某些半導體元件，在晶片背面會形成大面積的金屬鍍層，一般為鍍銅，比如共汲極的金氧半導體元件(common-drain MOS)，具有防靜電保護電路的晶片(ESD)，瞬態電壓抑制器晶片(TVS)，或開關二極體晶片(switchingdiode device)等。而封裝材料(molding compound)對于金屬層的附著力較差，會造成后續封裝脫層(delamination)，衍生濕氣或微粒滲入晶片影響可靠度。另外，大面積的金屬層在晶片切割時會衍生毛邊的問題，這些都會影響晶片尺寸封裝的品質。

因此如何改善上述的問題，而有品質較佳的晶片尺寸封裝的解決方案，是目前此領域的重要需求。

發明內容

鑒于上述欲解決的問題及其原因，本發明一方面提出一種晶片尺寸封裝，包括：一晶片，具有一正面及一背面，其中正面具有一主動區域；一金屬層，形成于背面，且大于主動區域的投影，適于一電流在金屬層流動，金屬層具有四個邊緣，其中至少一邊緣具有一鍵缺口，其中鍵缺口的凹陷方向若與電流方向平行，則鍵缺口與主動區域的投影不產生干涉；以及一封裝材料，形成于背面，至少包覆金屬層的邊緣。

本發明的另一方面提出一種晶片尺寸封裝，包括：一晶片，具有一正面及一背面，其中正面具有一主動區域；一金屬層，形成于背面，且大于主動區域的投影，適于一電流在金屬層流動，金屬層具有四個邊緣，其中邊緣具有一第一鍵缺口及一第二鍵缺口，其中第一鍵缺口的凹陷方向與電流方向平行，第一鍵缺口與主動區域的投影不產生干涉，其中第二鍵缺口的凹陷方向與電流方向垂直，第一鍵缺口與主動區域的投影產生干涉；以及一封裝材料，形成于背面，至少包覆金屬層的邊緣，并嵌入第一鍵缺口與第二鍵缺口。

根據本發明的一實施例，更包括一抗氧化層形成于金屬層表面。

根據本發明的另一實施例，其中封裝材料更包覆金屬層的表面。

根據本發明的再一實施例，其中金屬層包括銅。

根據本發明的又一實施例，其中抗氧化層系選自于由錫，鈦鎳合金，銀鎳合金所組成的族群。

附圖說明

為讓本發明之上述和其他目的、特征、優點與實施例能更明顯易懂，所附附圖之說明如下：

圖1所繪為根據本發明一實施例的一種晶片尺寸封裝的正視圖。

圖2所繪為圖1之晶片尺寸封裝的背視圖。

圖3所繪為本發明一實施例的一種晶片尺寸封裝制程的剖面示意圖。

圖4所繪為本發明一實施例的一種晶片尺寸封裝制程的剖面示意圖。

圖5A所繪為本發明一實施例的一種晶片尺寸封裝制程的剖面示意圖。

圖5B所繪為對應圖5A之局部背視圖。

圖6所繪為本發明一實施例的一種晶片尺寸封裝制程的剖面示意圖。