[發(fā)明專(zhuān)利]一種具有雙側(cè)面超結(jié)槽柵LDMOS器件

在審

• 申請(qǐng)?zhí)枺?/td>: 202111139200.1
• 申請(qǐng)日: 2021-09-26
• 公開(kāi)（公告）號(hào): CN113921611A
• 公開(kāi)（公告）日: 2022-01-11
• 發(fā)明（設(shè)計(jì)）人: 陳偉中;周鑄;秦海峰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 重慶郵電大學(xué)
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L29/06
• 代理公司: 北京同恒源知識(shí)產(chǎn)權(quán)代理有限公司 11275
• 代理人: 趙榮之

本發(fā)明涉及一種具有雙側(cè)面超結(jié)槽柵LDMOS器件，屬于半導(dǎo)體技術(shù)領(lǐng)域。該器件由雙側(cè)面超結(jié)槽柵區(qū)和LDMOS導(dǎo)電區(qū)組成，利用二氧化硅隔離層將雙側(cè)面超結(jié)槽柵區(qū)和LDMOS導(dǎo)電區(qū)分離，雙側(cè)面超結(jié)槽柵區(qū)由槽柵P+接觸區(qū)、P型輔助耗盡區(qū)、漏極N?buffer區(qū)、漏極N+區(qū)、漏極P+區(qū)組成，LDMOS導(dǎo)電區(qū)由源極P+區(qū)、源極N+區(qū)、P?body、漂移區(qū)、漏極N?buffer區(qū)、漏極N+區(qū)組成。本發(fā)明在傳統(tǒng)LDMOS器件結(jié)構(gòu)上，使用雙側(cè)面超結(jié)槽柵技術(shù)，在保證獲得較高的擊穿電壓下，能夠大幅降低器件的比導(dǎo)通電阻和增大器件的跨導(dǎo)，最終提高器件的Baliga優(yōu)值FOM，并打破了硅極限。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體技術(shù)領(lǐng)域，涉及一種具有雙側(cè)面超結(jié)槽柵LDMOS器件。

背景技術(shù)

功率半導(dǎo)體器件作為消費(fèi)電子、工業(yè)控制電路、驅(qū)動(dòng)電路等芯片的核心元器件，是實(shí)現(xiàn)節(jié)能減排的基石與關(guān)鍵環(huán)節(jié)。SOI技術(shù)可通過(guò)在器件中引入介質(zhì)層來(lái)實(shí)現(xiàn)功率集成電路的介質(zhì)隔離。相比于體硅技術(shù)，SOI技術(shù)集成度更高、寄生電容極更小和隔離性能更好。SOI技術(shù)可以提高集成電路的可靠性，在未來(lái)制造高集成度、高可靠性、高速度和低功耗芯片的過(guò)程中將成為關(guān)鍵性技術(shù)，特別是對(duì)功率集成電路。基于絕緣體上硅技術(shù)的LDMOS器件與其他的大多數(shù)新型有源器件如HEMT、HBT等相比，擁有更好的CMOS工藝兼容性以及方便集成的特點(diǎn)，且本身具有高功率、高增益、高線性度、高開(kāi)關(guān)特性，以及有良好的隔離性能、優(yōu)越的抗輻照能力和可靠性，故受到行業(yè)工作者的廣泛關(guān)注，所以以SOI LDMOS為對(duì)象的研究具有十分特殊的意義。SOI LDMOS其主要應(yīng)用于：智能功率集成電路(Smart PowerIntegrated Ciruit，SPIC)、射頻集成電路(Radio Frequency Integrated Circuit,RFIC)、高壓集成電路(High Voltage Integrated Circuit,HVIC)。

SOI橫向功率器件的耐壓能力由橫向擊穿電壓與縱向擊穿電壓較小者決定。一般增大器件的橫向長(zhǎng)度和降低漂移區(qū)的摻雜濃度，可以提高器件的橫向耐壓能力，但同時(shí)會(huì)導(dǎo)致器件的導(dǎo)通電阻增大，從而使器件的正向?qū)〒p耗增大。然而，由于SOI器件的埋氧層與頂層硅不能太厚，如果埋氧層與頂層硅的厚度太厚，會(huì)導(dǎo)致器件的制造工藝難度增大和器件自熱現(xiàn)象加重，以及散熱等問(wèn)題，因此，SOI器件的埋氧層與頂層硅不能太厚。當(dāng)SOI器件的埋氧層與頂層硅太薄時(shí)，會(huì)導(dǎo)致器件的縱向耐壓能力降低，是因?yàn)槁裱鯇訒?huì)阻止器件的耗盡區(qū)擴(kuò)展到襯底，從而使襯底不會(huì)進(jìn)行耐壓。該器件的主要矛盾是比導(dǎo)通電阻R_on,sp與擊穿電壓BV：R_on,sp∝BV^2.5。降低比導(dǎo)通電阻，同時(shí)會(huì)導(dǎo)致器件的擊穿電壓減小；提高器件的擊穿電壓，同時(shí)會(huì)使增大器件的比導(dǎo)通電阻。為了更好衡量該器件的綜合性能指標(biāo)，使用Baliga優(yōu)值評(píng)價(jià)器件的優(yōu)值FOM(figure of merit)已經(jīng)成為一種很重要的性能指標(biāo)，即FOM＝BV²/R_on,sp。

因此，為了解決這一矛盾關(guān)系，亟需一種新的LDMOS器件。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提供一種具有雙側(cè)面超結(jié)槽柵LDMOS器件，在保證獲得較高的擊穿電壓情況下，通過(guò)使用雙側(cè)面超結(jié)槽柵和多晶硅輔助耗盡效應(yīng)，大幅降低器件的比導(dǎo)通電阻R_on,sp，最終提高了器件的Baliga優(yōu)值FOM，從而降低器件的導(dǎo)通損耗。

為達(dá)到上述目的，本發(fā)明提供如下技術(shù)方案：