[發明專利]封裝結構以及封裝方法

在審

• 申請號: 202111138335.6
• 申請日: 2021-09-27
• 公開（公告）號: CN113921496A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 劉瑞峰;羅素·莫恩
• 申請（專利權）人: 上海橙群微電子有限公司
• 主分類號: H01L23/50
• 分類號: H01L23/50;H01L23/522
• 代理公司: 深圳市嘉勤知識產權代理有限公司 44651
• 代理人: 董琳

本申請公開一種封裝結構以及封裝方法，能夠優化連接到同一引腳的接收端和發射端的性能。本申請提供的一種封裝結構，包括：晶片，能夠用于形成電路結構，且所述晶片具有至少兩個信號端子，所述信號端子用于連接至外界電路；封裝殼體，用于封裝所述晶片，且所述封裝殼體設置有引腳；存在多個所述信號端子連接至同一個所述引腳，各個所述信號端子與所述引腳之間的電感值不同，并通過連接所述信號端子和引腳的鍵合線調整所述電感值。

技術領域

本申請涉及晶片封裝領域，具體涉及封裝結構以及封裝方法。

背景技術

電子設備的小型化一直是節省成本和集成更多功能的發展趨勢。得益于改進的設計技術和工藝規模，半導體的封裝結構變得越來越小。有時，瓶頸不是封裝結構本身，而是由于許多必需的引腳而導致的封裝尺寸。

亟需提出一種能夠縮小封裝結構尺寸的方法，來縮小封裝結構尺寸，同時具有較好的阻抗特性。

發明內容

鑒于此，本申請提供了一種封裝結構以及封裝方法，能夠縮小封裝結構的尺寸，并且具有較佳的阻抗特性。

本申請提供的一種封裝結構，包括：晶片，能夠用于形成電路結構，且所述晶片具有至少兩個信號端子，所述信號端子用于連接至外界電路；封裝殼體，用于封裝所述晶片，且所述封裝殼體設置有引腳；存在多個所述信號端子連接至同一個所述引腳，各個所述信號端子與所述引腳之間的電感值不同，并通過連接所述信號端子和引腳的鍵合線調整所述電感值。

可選的，連接至同一引腳的多個信號端子中，至少包括一個信號端子還通過第一電容接地。

可選的，存在兩個信號端子連接至同一所述引腳，且所述兩個信號端子中，第一信號端子用于接收信號，第二信號端子用于發送信號。

可選的，所述第一信號端子與引腳之間的鍵合線，以及所述第二信號端子與引腳之間的鍵合線，具有不同的數目，以使所述第一信號端子與引腳之間的電感值，以及所述第二信號端子與引腳之間的電感值不同。

可選的，根據所需的電感差，設置所述第一信號端子與引腳之間的鍵合線的數目，以及所述第二信號端子與引腳之間的鍵合線的數目，并且所述鍵合線的數目符合以下等式：

H為所述電感差，對應至所述第一信號端子與引腳之間的電感值，以及所述第二信號端子與引腳之間的電感值的差值，m為所述第一信號端子與引腳之間的鍵合線的數目，n為所述第二信號端子與引腳之間的鍵合線的數目，L為每一所述鍵合線的電感值。

可選的，所述第一信號端子與引腳之間的鍵合線，以及所述第二信號端子與引腳之間的鍵合線，具有不同的長度，以使所述第一信號端子與引腳之間的電感值，以及所述第二信號端子與引腳之間的電感值不同。

可選的，根據所需的電感差，調整所述第一信號端子與引腳之間的鍵合線，以及所述第二信號端子與引腳之間的鍵合線的長度差值。

本申請還提供了一種封裝方法，用于封裝晶片，所述晶片能夠用于形成電路結構，且所述晶片具有至少兩個信號端子，所述信號端子用于連接至外界電路，且所述封裝方法包括以下步驟：提供封裝殼體，所述封裝殼體設置有引腳；將多個信號端子連接至同一個所述引腳，各個所述信號端子與該引腳之間的電感值不同，且通過連接所述信號端子和引腳的鍵合線調整所述電感值。

可選的，還包括以下步驟：將連接至同一引腳的信號端子中的至少一個，通過第一電容接地。

可選的，通過控制各個信號端子與所述引腳之間的鍵合線的數目，控制各個所述信號端子與該引腳之間的電感值。

可選的，第一信號端子和第二信號端子連接至同一引腳，所述鍵合線的數目與電感差相關，所述電感差對應至所述第一信號端子與引腳之間的電感值，以及所述第二信號端子與引腳之間的電感值的差值，且所述鍵合線的數目與電感差的關系符合以下等式：