[發明專利]一種基于憶阻細胞的可重構非線性邏輯門電路

在審

• 申請號: 202111122297.5
• 申請日: 2021-09-24
• 公開（公告）號: CN113810044A
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 王夢月;劉硯一;盛金蘭
• 申請（專利權）人: 南京林業大學
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 南京品智知識產權代理事務所(普通合伙) 32310
• 代理人: 張明昌

本發明提出的是一種基于憶阻細胞的可重構非線性邏輯門電路，其結構包括第一模板參數設置電路，第二模板參數設置電路，第三偏置量參數設置電路，第一求和電路，絕對值電路，第二求和電路，積分電路，比較電路；其中，第一模板參數設置電路的輸出端與第一求和電路的第一輸入端連接，第二模板參數設置電路的輸出端與第一求和電路的第二輸入端連接，第一求和電路的輸出端與絕對值電路的輸入端連接，第三偏置量參數設置電路的輸出端與第二求和電路輸入端連接，第二求和電路輸出端與絕對值電路的輸出端共同與積分電路的輸入端、負載憶阻器Mr的一端連接，積分電路的輸出端與比較電路的輸入端連接，負載憶阻器Mr的另一端接地。

技術領域

本發明涉及一種基于憶阻細胞的可重構非線性邏輯門電路，屬于憶阻器相關技術領域。

背景技術

蔡少棠教授在1971年首次提出了憶阻器這一概念，直到2008年，惠普實驗室才證實了它的存在；憶阻器的出現為摩爾定律即將失效等問題的解決帶來了希望，憶阻器的非易失性、納米級尺寸等特點使得其在存儲技術、神經網絡等方面有著巨大的優勢。

傳統的細胞單元是由多個運放構成，極大的增加了電路的集成面積，并且構建的電路只能實現某一特定的邏輯功能，隨著憶阻器納米器件的出現，利用憶阻器與傳統的MOS管結合實現可重構的邏輯電路成為目前微電子技術發展的一個重要研究方向。

現有技術中可重構邏輯門電路使用的是運算放大器與固定電阻，不僅集成面積大，而且不可避免的會遇到時滯，再者其實現可重構功能的方法較為復雜，即對于參數值的調整較為復雜。

發明內容

本發明提出的是一種基于憶阻細胞的可重構非線性邏輯門電路，其目的旨在解決現有技術中構建的電路只能實現某一特定邏輯功能的問題。

本發明的技術解決方案：一種基于憶阻細胞的可重構非線性邏輯門電路，其結構包括第一模板參數設置電路，第二模板參數設置電路，第三偏置量參數設置電路，第一求和電路，絕對值電路，第二求和電路，積分電路，比較電路；其中，第一模板參數設置電路的輸出端與第一求和電路的第一輸入端連接，第二模板參數設置電路的輸出端與第一求和電路的第二輸入端連接，第一求和電路的輸出端與絕對值電路的輸入端連接，第三偏置量參數設置電路的輸出端與第二求和電路輸入端連接，第二求和電路輸出端與絕對值電路的輸出端共同與積分電路的輸入端、負載憶阻器Mr的一端連接，積分電路的輸出端與比較電路的輸入端連接，負載憶阻器Mr的另一端接地。

進一步地，所述第一模板參數設置電路的輸入端與1號信號輸入端子和2號信號輸入端子連接，1號信號輸入端子與2號信號輸入端子并聯，1號信號輸入端子上串接有第一開關W1，2號信號輸入端子上串接有第二開關W2；所述第二模板參數設置電路的輸入端與3號信號輸入端子和4號信號輸入端子連接，3號信號輸入端子與4號信號輸入端子并聯，3號信號輸入端子上串接有第三開關W3，4號信號輸入端子上串接有第四開關W4；所述第三偏置量參數設置電路的輸入端與5號信號輸入端子和6號信號輸入端子連接，5號信號輸入端子與6號信號輸入端子并聯，5號信號輸入端子上串接有第五開關W5，6號信號輸入端子上串接有第六開關W6。

進一步地，所述第一模板參數設置電路中包括第一憶阻器M1、第二憶阻器M2、第三憶阻器M3、第四憶阻器M4、第五憶阻器M5、第一NMOS管U1、第二NMOS管U2、第三NMOS管U3；第一憶阻器M1、第二憶阻器M2、第三憶阻器M3、第四憶阻器M4、第五憶阻器M5構成第一憶阻橋；第一NMOS管U1、第二NMOS管U2、第三NMOS管U3構成第一差分放大器；第一憶阻橋和第一差分放大器共同構成第一憶阻橋突觸電路；其中，第一憶阻器M1與第二憶阻器M2反相串聯，第三憶阻器M3與第四憶阻器M4反相串聯，第五憶阻器M5的正、負兩端分別與第一差分放大器的兩個柵極連接，第一憶阻器M1與第三憶阻器M3同向串接，第二憶阻器M2與第四憶阻器M4同向串接，第一憶阻器M1與第三憶阻器M3的連接處引出第一憶阻橋突觸電路的信號輸入端，第二憶阻器M2與第四憶阻器M4的連接處接地；第一憶阻橋突觸電路的信號輸入端即為第一模板參數設置電路的輸入端。