[發(fā)明專利]一種基于憶阻細胞的可重構(gòu)非線性邏輯門電路

在審

• 申請?zhí)枺?/td>: 202111122297.5
• 申請日: 2021-09-24
• 公開（公告）號: CN113810044A
• 公開（公告）日: 2021-12-17
• 發(fā)明（設(shè)計）人: 王夢月;劉硯一;盛金蘭
• 申請（專利權(quán)）人: 南京林業(yè)大學(xué)
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 南京品智知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32310
• 代理人: 張明昌

1.一種基于憶阻細胞的可重構(gòu)非線性邏輯門電路，其特征是包括第一模板參數(shù)設(shè)置電路，第二模板參數(shù)設(shè)置電路，第三偏置量參數(shù)設(shè)置電路，第一求和電路，絕對值電路，第二求和電路，積分電路，比較電路；其中，第一模板參數(shù)設(shè)置電路的輸出端與第一求和電路的第一輸入端連接，第二模板參數(shù)設(shè)置電路的輸出端與第一求和電路的第二輸入端連接，第一求和電路的輸出端與絕對值電路的輸入端連接，第三偏置量參數(shù)設(shè)置電路的輸出端與第二求和電路輸入端連接，第二求和電路輸出端與絕對值電路的輸出端共同與積分電路的輸入端、負載憶阻器Mr的一端連接，積分電路的輸出端與比較電路的輸入端連接，負載憶阻器Mr的另一端接地。

2.根據(jù)權(quán)利要求1所述的一種基于憶阻細胞的可重構(gòu)非線性邏輯門電路，其特征是所述第一模板參數(shù)設(shè)置電路的輸入端與1號信號輸入端子和2號信號輸入端子連接，1號信號輸入端子與2號信號輸入端子并聯(lián)，1號信號輸入端子上串接有第一開關(guān)W1，2號信號輸入端子上串接有第二開關(guān)W2；所述第二模板參數(shù)設(shè)置電路的輸入端與3號信號輸入端子和4號信號輸入端子連接，3號信號輸入端子與4號信號輸入端子并聯(lián)，3號信號輸入端子上串接有第三開關(guān)W3，4號信號輸入端子上串接有第四開關(guān)W4；所述第三偏置量參數(shù)設(shè)置電路的輸入端與5號信號輸入端子和6號信號輸入端子連接，5號信號輸入端子與6號信號輸入端子并聯(lián)，5號信號輸入端子上串接有第五開關(guān)W5，6號信號輸入端子上串接有第六開關(guān)W6。

3.根據(jù)權(quán)利要求1所述的一種基于憶阻細胞的可重構(gòu)非線性邏輯門電路，其特征是所述第一模板參數(shù)設(shè)置電路中包括第一憶阻器M1、第二憶阻器M2、第三憶阻器M3、第四憶阻器M4、第五憶阻器M5、第一NMOS管U1、第二NMOS管U2、第三NMOS管U3；第一憶阻器M1、第二憶阻器M2、第三憶阻器M3、第四憶阻器M4、第五憶阻器M5構(gòu)成第一憶阻橋；第一NMOS管U1、第二NMOS管U2、第三NMOS管U3構(gòu)成第一差分放大器；第一憶阻橋和第一差分放大器共同構(gòu)成第一憶阻橋突觸電路；其中，第一憶阻器M1與第二憶阻器M2反相串聯(lián)，第三憶阻器M3與第四憶阻器M4反相串聯(lián)，第五憶阻器M5的正、負兩端分別與第一差分放大器的兩個柵極連接，第一憶阻器M1與第三憶阻器M3同向串接，第二憶阻器M2與第四憶阻器M4同向串接，第一憶阻器M1與第三憶阻器M3的連接處引出第一憶阻橋突觸電路的信號輸入端，第二憶阻器M2與第四憶阻器M4的連接處接地；第一憶阻橋突觸電路的信號輸入端即為第一模板參數(shù)設(shè)置電路的輸入端；

所述第二模板參數(shù)設(shè)置電路中包括第六憶阻器M6、第七憶阻器M7、第八憶阻器M8、第九憶阻器M9、第十憶阻器M10、第四NMOS管U4、第五NMOS管U5、第六NMOS管U6；第六憶阻器M6、第七憶阻器M7、第八憶阻器M8、第九憶阻器M9、第十憶阻器M10構(gòu)成第二憶阻橋；第四NMOS管U4、第五NMOS管U5、第六NMOS管U6構(gòu)成第二差分放大器；第二憶阻橋和第二差分放大器共同構(gòu)成第二憶阻橋突觸電路；其中，第六憶阻器M6與第七憶阻器M7反相串聯(lián)，第八憶阻器M8與第九憶阻器M9反相串聯(lián)，第十憶阻器M10的正、負兩端分別與第二差分放大器的兩個柵極連接，第六憶阻器M6與第八憶阻器M8同向串接，第七憶阻器M7與第九憶阻器M9同向串接，第六憶阻器M6與第八憶阻器M8的連接處引出第二憶阻橋突觸電路的信號輸入端，第七憶阻器M7與第九憶阻器M9的連接處接地；第二憶阻橋突觸電路的信號輸入端即為第二模板參數(shù)設(shè)置電路的輸入端；

所述第三偏置量參數(shù)設(shè)置電路中包括第十一憶阻器M11、第十二憶阻器M12、第十三憶阻器M13、第十四憶阻器M14、第十五憶阻器M15、第七NMOS管U7、第八NMOS管U8、第九NMOS管U9；第十一憶阻器M11、第十二憶阻器M12、第十三憶阻器M13、第十四憶阻器M14、第十五憶阻器M15構(gòu)成第三憶阻橋；第七NMOS管U7、第八NMOS管U8、第九NMOS管U9構(gòu)成第三差分放大器；第三憶阻橋和第三差分放大器共同構(gòu)成第三憶阻橋突觸電路；其中，第十一憶阻器M11與第十二憶阻器M12反相串聯(lián)，第十三憶阻器M13與第十四憶阻器M14反相串聯(lián)，第十五憶阻器M15的正、負兩端分別與第三差分放大器的兩個柵極連接，第十一憶阻器M11與第十三憶阻器M13同向串接，第十二憶阻器M12與第十四憶阻器M14同向串接，第十一憶阻器M11與第十三憶阻器M13的連接處引出第三憶阻橋突觸電路的信號輸入端，第十二憶阻器M12與第十四憶阻器M14的連接處接地；第三憶阻橋突觸電路的信號輸入端即為第三偏置量參數(shù)設(shè)置電路的輸入端。