[發(fā)明專利]用于芯片測試的系統(tǒng)和待測芯片裝置

有效

• 申請?zhí)枺?/td>: 202111103868.0
• 申請日: 2021-09-22
• 公開（公告）號: CN113552473B
• 公開（公告）日: 2021-12-28
• 發(fā)明（設(shè)計）人: 武曉偉;馬繼榮;張玉陽;趙旭
• 申請（專利權(quán)）人: 北京紫光青藤微系統(tǒng)有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/28
• 代理公司: 北京康盛知識產(chǎn)權(quán)代理有限公司 11331
• 代理人: 陶俊潔

1.一種用于芯片測試的系統(tǒng)，其特征在于，包括：

芯片測試裝置，用于提供測試信號，接收測試反饋信號并根據(jù)所述測試反饋信號獲取芯片測試結(jié)果；所述測試信號包括復(fù)合信號；所述復(fù)合信號由電源信號和指令控制信號疊加得到；

待測芯片裝置，與所述芯片測試裝置連接，所述待測芯片裝置用于在接收到測試信號的情況下，對所述復(fù)合信號進(jìn)行譯碼獲得指令控制信號；根據(jù)所述指令控制信號獲取測試反饋信號，并將所述測試反饋信號輸出給所述芯片測試裝置；

所述測試信號還包括時鐘信號、接地信號和狀態(tài)控制信號，所述待測芯片裝置包括：

電源管腳，第一端連接所述芯片測試裝置的第一端，所述電源管腳的第二端連接譯碼模塊的一端，所述電源管腳的第三端連接待測芯片的第一輸入端，所述電源管腳用于將所述芯片測試裝置發(fā)出的復(fù)合信號分別傳輸給所述待測芯片和所述譯碼模塊；

地管腳，一端連接所述芯片測試裝置的第二端，所述地管腳的另一端連接所述待測芯片的第二輸入端，所述地管腳用于將所述芯片測試裝置發(fā)出的接地信號傳輸給所述待測芯片；

第一通信管腳，一端連接所述芯片測試裝置的第三端，第一通信管腳的另一端連接所述待測芯片的第三輸入端，所述第一通信管腳用于將所述芯片測試裝置發(fā)出的時鐘信號傳輸給所述待測芯片；

第二通信管腳，一端連接所述芯片測試裝置的第四端，第二通信管腳的另一端連接所述待測芯片的第四輸入端，所述第二通信管腳用于將所述芯片測試裝置發(fā)出的狀態(tài)控制信號傳輸給所述待測芯片；

所述譯碼模塊，另一端連接所述待測芯片的第五輸入端，所述譯碼模塊用于對所述復(fù)合信號進(jìn)行譯碼獲得指令控制信號，并將所述指令控制信號發(fā)送給所述待測芯片觸發(fā)所述待測芯片獲取測試反饋信號；

所述待測芯片，被配置為在接收到測試信號的情況下，根據(jù)所述指令控制信號獲取測試反饋信號，并將所述測試反饋信號輸出給所述芯片測試裝置。

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述譯碼模塊被配置為通過以下方式實(shí)現(xiàn)對所述復(fù)合信號進(jìn)行譯碼獲得指令控制信號：

將所述復(fù)合信號中寬度大于預(yù)設(shè)閾值的高電平譯碼為指令控制信號的高電平；將所述復(fù)合信號中的低電平譯碼為所述指令控制信號的低電平；將所述復(fù)合信號中寬度小于或等于所述預(yù)設(shè)閾值的高電平譯碼為所述指令控制信號的低電平。

3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于，所述復(fù)合信號的低電平大于所述待測芯片的最低工作電壓，所述復(fù)合信號的高電平小于所述待測芯片的最高工作電壓。

4.根據(jù)權(quán)利要求1至3任一項所述的系統(tǒng)，其特征在于，所述芯片測試裝置被配置為通過以下方式實(shí)現(xiàn)根據(jù)所述測試反饋信號獲取芯片測試結(jié)果：

將所述測試反饋信號與預(yù)設(shè)信號進(jìn)行比較獲得比較結(jié)果；

根據(jù)所述比較結(jié)果獲得芯片測試結(jié)果。