[發明專利]扇出型封裝結構

在審

• 申請號: 202111093731.1
• 申請日: 2021-09-17
• 公開（公告）號: CN114023662A
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 翁振源;李錚鴻;閔繁宇;劉修吉;賴仲航
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/31;H01L23/16
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了一種扇出型封裝結構，包括：并排設置的第一電子元件和第二電子元件，第一電子元件包括：功能凸塊陣列，位于第一電子元件的下表面的中心處；偽凸塊，位于功能凸塊陣列和第一電子元件的下表面的邊界之間；線路層，位于第一電子元件和第二電子元件下方，第二電子元件和第一電子元件的功能凸塊陣列電連接至線路層，第一電子元件的偽凸塊物理接觸線路層。本發明的目的在于提供一種扇出型封裝結構，以提高扇出型封裝結構的良率。

技術領域

本申請的實施例涉及扇出型封裝結構。

背景技術

在扇出型封裝結構中，尤其是扇出型襯底上芯片(FOCOS)封裝，各材料間熱膨脹系數(CTE)不匹配，在熱循環過程中會產生翹曲，因整體結構無法直接釋放翹曲所產生的應力，因此位于應力集中點的電子元件周圍容易產生破裂而直接往下破壞線路層。

發明內容

針對相關技術中存在的問題，本發明的目的在于提供一種扇出型封裝結構，以提高扇出型封裝結構的良率。

為實現上述目的，本發明的實施例提供了一種扇出型封裝結構，包括：并排設置的第一電子元件和第二電子元件，第一電子元件包括：功能凸塊陣列，位于第一電子元件的下表面的中心處；偽凸塊，位于功能凸塊陣列和第一電子元件的下表面的邊界之間；線路層，位于第一電子元件和第二電子元件下方，第二電子元件和第一電子元件的功能凸塊陣列電連接至線路層，第一電子元件的偽凸塊物理接觸線路層。

在一些實施例中，偽凸塊鄰接邊界。

在一些實施例中，偽凸塊位于下表面的拐角處。

在一些實施例中，偽凸塊位于下表面的中心與拐角的連線的兩側。

在一些實施例中，偽凸塊還位于下表面的中心與拐角的連線上。

在一些實施例中，位于單個拐角處的偽凸塊具有L形形狀。

在一些實施例中，L形平行于拐角處的邊界。

在一些實施例中，還包括：填充層，包覆第一電子元件和第二電子元件。

在一些實施例中，第一電子元件和第二電子元件通過填充層隔開。

在一些實施例中，還包括：粘合層，位于第一電子元件、第二電子元件和線路層之間，第一電子元件的功能凸塊陣列和偽凸塊穿過粘合層。

在一些實施例中，填充層和粘合層的熱膨脹系數不同。

在一些實施例中，第二電子元件的橫向尺寸大于第一半導體管芯的橫向尺寸。

在一些實施例中，偽凸塊與邊界之間具有第一距離，偽凸塊與功能凸塊陣列之間具有第二距離，第一距離小于第二距離。

在一些實施例中，第一電子元件是高帶寬存儲器(HBM)管芯。

在一些實施例中，第二電子元件是特定應用集成電路(ASIC)芯片。

在一些實施例中，第一電子元件的偽凸塊位于第二電子元件和功能凸塊陣列之間。

在一些實施例中，第二電子元件的下表面具有第二凸塊，第二凸塊與偽凸塊之間具有第三距離，偽凸塊與邊界之間具有第一距離，第一距離與第三距離的比值位于0至0.5的范圍內。

在一些實施例中，功能凸塊陣列、偽凸塊和第二凸塊位于同一平面內。

在一些實施例中，偽凸塊包括位于下表面上的凸塊下金屬和位于凸塊下金屬上的第二焊料。

在一些實施例中，偽凸塊物理接觸線路層中的第四金屬層。

附圖說明