[發明專利]用于芯片的輸入參數測試電路及方法

有效

• 申請號: 202111084023.1
• 申請日: 2021-09-16
• 公開（公告）號: CN113533943B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 魯翔;李煒
• 申請（專利權）人: 深圳市愛普特微電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/04
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 車大瑩;郭偉剛

本發明涉及用于芯片的輸入參數測試電路，測試電路包含在芯片中，包括多個串聯的測試單元，每個測試單元包括：第一端，連接封裝管腳或未封裝管腳；第二端，連接上一級測試單元的輸出；控制模塊，用于在初始化階段，將連接封裝管腳的測試單元設置為激活狀態，將連接未封裝管腳的測試單元設置為旁路狀態。本發明在初始化階段，將連接未封裝管腳的測試單元設置為旁路狀態，則在隨后的測試過程中，該測試單元被排除在測試鏈路之外，利用設置為激活狀態的測試單元，對封裝管腳進行測試。由此，通過增加一個初始化步驟，可以實現根據封裝形式，自動調整測試單元的結構，從而實現測試TREE的最小化。

技術領域

本發明涉及集成電路測試技術領域，更特別地，涉及一種用于芯片的輸入參數測試電路及方法。

背景技術

輸入參數測試用于測量輸入電平。由于在測試環境中功能模式容易產生噪聲問題，因此，常使用NAND Tree這種常用的IC測試技術。這個技術主要用來測試芯片的管腳I/OPin和芯片的PAD（PCB（印刷電路板）中的焊盤）之間的連接是否有問題。測試的方法簡單來說是：在所有的Pin和PAD連接中引入NAND門（與非門），NAND門的一端接PAD，另一端接上級的NAND門輸出，從而將這些NAND門級聯起來，最后通過一根輸出Pin輸出。通過觀察該Pin的跳變，確定有沒有管腳連接問題。

NAND Tree的鏈路由設計決定，一旦固定無法修改。由于封裝不同，導致在最終封裝形式上，有部分IO將不能在測試時被外部測試機控制。所以傳統設計中，根據不同的封裝，需要設計多個NAND Tree，以適應不同的封裝。

發明內容

根據本發明的一方面，提供一種用于芯片的輸入參數測試電路，所述測試電路包含在所述芯片中，包括多個串聯的測試單元，每個測試單元包括：

第一端，連接封裝管腳或未封裝管腳；

第二端，連接上一級測試單元的輸出；

控制模塊，用于在初始化階段，將連接所述封裝管腳的測試單元設置為激活狀態，將連接未封裝管腳的測試單元設置為旁路狀態。

在本發明提供的用于芯片的輸入參數測試電路中，所述控制模塊包括PMOS管、鎖存器、與非門和多路選擇器，在初始化階段，測試機在所述封裝管腳上施加邏輯低電平，所述PMOS管將所述未封裝管腳拉高到邏輯高電平；所述鎖存器鎖定所述封裝管腳和所述未封裝管腳的狀態，同時通過輸出端控制與所述封裝管腳連接的所述測試單元的鎖存器為激活狀態，與所述未封裝管腳連接的所述測試單元的鎖存器為旁路狀態。

在本發明提供的用于芯片的輸入參數測試電路中，在初始化后，利用設置為激活狀態的測試單元，對封裝管腳進行測試。

在本發明提供的用于芯片的輸入參數測試電路中，所述PMOS管的源極連接所述第一端，所述PMOS管的柵級連接所述鎖存器的第一輸出端，所述PMOS管的源極連接高電平；所述鎖存器的輸入端連接所述第一端，所述鎖存器的第二輸出端連接所述多路選擇器的選擇端；所述與非門的第一輸入端連接所述第一端，所述與非門的第二輸入端連接所述第二端，所述與非門的輸出端連接所述多路選擇器的第一輸入端；所述多路選擇器的第二輸入端連接所述第二端；所述多路選擇器的輸出端為所述測試單元的輸出端。

根據本發明的另一方面，還提供用于芯片的輸入參數測試方法，其所述芯片包括多個串聯的測試單元，每個測試單元包括第一端、第二端和控制模塊，所述測試方法包括：

經由所述第一端連接封裝管腳或未封裝管腳；

在初始化階段，經由所述控制模塊將連接所述封裝管腳的測試單元設置為激活狀態，將連接未封裝管腳的測試單元設置為旁路狀態。

在本發明提供的用于芯片的輸入參數測試方法中，在初始化階段，經由所述控制模塊將連接所述封裝管腳的測試單元設置為激活狀態，將連接未封裝管腳的測試單元設置為旁路狀態的所述步驟包括：