[發明專利]用于芯片的輸入參數測試電路及方法

有效

• 申請號: 202111084023.1
• 申請日: 2021-09-16
• 公開（公告）號: CN113533943B
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 魯翔;李煒
• 申請（專利權）人: 深圳市愛普特微電子有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/04
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 車大瑩;郭偉剛

1.一種用于芯片的輸入參數測試電路，所述測試電路包含在所述芯片中，其特征在于，包括多個串聯的測試單元，每個測試單元包括：

第一端，連接封裝管腳或未封裝管腳；

第二端，連接上一級測試單元的輸出；

控制模塊，用于在初始化階段，將連接所述封裝管腳的測試單元設置為激活狀態，將連接未封裝管腳的測試單元設置為旁路狀態；

所述控制模塊包括PMOS管、鎖存器、與非門和多路選擇器，在初始化階段，測試機在所述封裝管腳上施加邏輯低電平，所述PMOS管將所述未封裝管腳拉高到邏輯高電平；所述鎖存器鎖定所述封裝管腳和所述未封裝管腳的狀態，同時通過輸出端控制與所述封裝管腳連接的所述測試單元的鎖存器為激活狀態，與所述未封裝管腳連接的所述測試單元的鎖存器為旁路狀態；所述PMOS管的源極連接所述第一端，所述PMOS管的柵極 連接所述鎖存器的第一輸出端，所述PMOS管的源極連接高電平；所述鎖存器的輸入端連接所述第一端，所述鎖存器的第二輸出端連接所述多路選擇器的選擇端；所述與非門的第一輸入端連接所述第一端，所述與非門的第二輸入端連接所述第二端，所述與非門的輸出端連接所述多路選擇器的第一輸入端；所述多路選擇器的第二輸入端連接所述第二端；所述多路選擇器的輸出端為所述測試單元的輸出端。

2.根據權利要求1所述的用于芯片的輸入參數測試電路，其特征在于，在初始化后，利用設置為激活狀態的測試單元，對封裝管腳進行測試。

3.一種芯片，其特征在于，包括如權利要求1-2中任一項所述的輸入參數測試電路。