[發明專利]多層襯底上的半導體晶體管

在審

• 申請號: 202111005028.0
• 申請日: 2021-08-30
• 公開（公告）號: CN114388609A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 文鳳雄
• 申請（專利權）人: 格芯新加坡私人有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/088;H01L21/8234
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 賀月嬌;牛南輝

1.一種半導體器件，包括：

多層襯底，其具有位于隔離層之上的器件層，所述器件層包括具有第一襯底厚度的第一區域和具有小于所述第一襯底厚度的第二襯底厚度的第二區域；

第一摻雜區，其位于所述第一區域中；

第二摻雜區，其位于所述第二區域中；以及

柵極結構，其位于所述第一摻雜區和所述第二摻雜區之間。

2.根據權利要求1所述的半導體器件，還包括位于所述器件層之上的電介質層，所述電介質層在所述器件層的所述第一區域之上具有第一電介質厚度并且在所述第二區域之上具有第二電介質厚度，其中所述第一電介質厚度小于所述第二電介質厚度。

3.根據權利要求1所述的半導體器件，還包括位于所述第一摻雜區之上的第一接觸和位于所述第二摻雜區之上的第二接觸，所述第一接觸的高度小于所述第二接觸的高度。

4.根據權利要求1所述的半導體器件，其中所述柵極結構位于所述器件層的所述第一區域之上。

5.根據權利要求1所述的半導體器件，其中所述第二摻雜區是所述半導體器件的漏極區。

6.根據權利要求1所述的半導體器件，其中所述第二摻雜區被定位為距所述柵極結構比所述第一摻雜區距所述柵極結構更遠。

7.根據權利要求6所述的半導體器件，其中所述半導體器件是擴展漏極金屬氧化物半導體晶體管。

8.根據權利要求1所述的半導體器件，還包括絕緣層，所述絕緣層與所述柵極結構的上表面部分地重疊并且朝著所述器件層的所述第二區域延伸。

9.一種半導體器件，包括：

多層襯底，其具有位于隔離層之上的器件層；

柵極結構，其位于所述器件層之上；以及

第一摻雜區和第二摻雜區，其位于所述器件層中，所述第一摻雜區和所述第二摻雜區鄰近所述柵極結構并位于所述柵極結構的相反兩側，其中所述第一摻雜區的底表面位于所述第二摻雜區的底表面上方。

10.根據權利要求9所述的半導體器件，其中所述第一摻雜區位于所述器件層的第一區域，所述第二摻雜區位于所述器件層的第二區域，所述第一區域的上表面位于所述第二區域的上表面上方。

11.根據權利要求9所述的半導體器件，還包括位于所述第一摻雜區之上的第一接觸和位于所述第二摻雜區之上的第二接觸，其中所述第一觸點的底表面位于所述第二接觸的底表面上方。

12.根據權利要求9所述的半導體器件，其中與所述第二摻雜區相比，所述第一摻雜區位于更厚的器件層中。

13.一種形成半導體器件的方法，包括：

設置具有位于隔離層之上的器件層的多層襯底；

在所述器件層的具有第一襯底厚度的第一區域之上形成柵極結構；以及

鄰近所述柵極結構形成所述器件層的具有第二襯底厚度的第二區域，所述第二襯底厚度小于所述第一襯底厚度。

14.根據權利要求13所述的方法，其中形成所述器件區的所述第二區域包括在所述器件層的所述第二區域中形成腔。

15.根據權利要求14所述的方法，其中使用圖案化技術形成所述腔。

16.根據權利要求13所述的方法，還包括：

鄰近所述柵極結構層在所述器件層的所述第一區域中形成第一摻雜區；以及

在所述器件層的所述第二區域中形成第二摻雜區，其中所述第一摻雜區的底表面位于所述第二摻雜區的底表面上方。