[發明專利]多層襯底上的半導體晶體管

在審

• 申請號: 202111005028.0
• 申請日: 2021-08-30
• 公開（公告）號: CN114388609A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 文鳳雄
• 申請（專利權）人: 格芯新加坡私人有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/088;H01L21/8234
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 賀月嬌;牛南輝

本發明涉及多層襯底上的半導體晶體管。提供了一種半導體器件，其包括多層襯底、第一摻雜區、第二摻雜區以及柵極結構。該多層襯底具有位于隔離層之上的器件層，并且器件層包括具有第一襯底厚度的第一區域和具有小于第一襯底厚度的第二襯底厚度的第二區域。第一摻雜區位于第一區域中并且第二摻雜區位于第二區域中。柵極結構位于第一摻雜區和第二摻雜區之間。

技術領域

所公開的主題一般地涉及半導體器件，更具體地涉及多層襯底上的半導體晶體管及其形成方法。

背景技術

在現代社會中，電的廣泛使用實現了半導體器件在電子電路中的各種應用。具體而言，晶體管是常見類型的半導體有源器件，經常被用作放大器和開關。晶體管可用于不同的應用，例如低頻或高頻應用，以及低、中或高功率應用。

寄生分量(例如寄生電感、電容、電導和電阻)的存在可進行組合而衰減和降低這些晶體管的器件性能。對于特定應用，確保寄生分量保持在低水平或至少保持在可接受的水平是至關重要的。

減少寄生分量的可能解決方案之一是在絕緣體上硅襯底上制造晶體管。絕緣體上硅襯底能夠降低晶體管與體(bulk)半導體襯底之間的寄生相互作用，從而實現了與形成于體半導體襯底上的晶體管相比改善的器件性能。

隨著半導體工業的不斷發展，需要為半導體晶體管及其形成方法提供進一步的器件性能改進。

發明內容

為了實現本公開的上述以及其他方面，提供了多層襯底上的半導體晶體管及其形成方法。

根據本公開的一方面，提供了一種半導體器件，其包括多層襯底、第一摻雜區、第二摻雜區以及柵極結構。所述多層襯底具有位于隔離層之上的器件層，并且所述器件層包括具有第一襯底厚度的第一區域和具有小于所述第一襯底厚度的第二襯底厚度的第二區域。所述第一摻雜區位于所述第一區域中，并且所述第二摻雜區位于所述第二區域中。所述柵極結構位于所述第一摻雜區和所述第二摻雜區之間。

根據本公開的另一方面，提供了一種半導體器件，其包括多層襯底、柵極結構、第一摻雜區和第二摻雜區。所述多層襯底具有位于隔離層之上的器件層，并且所述柵極結構位于所述器件層之上。所述第一摻雜區和所述第二摻雜區位于所述器件層中，鄰近所述柵極結構并位于所述柵極結構的相反兩側。所述第一摻雜區的底表面高于所述第二摻雜區的底表面。

根據本公開的又一方面，提供了一種形成半導體器件的方法，其包括：設置具有位于隔離層之上的器件層的多層襯底；以及在所述器件層的具有第一襯底厚度的第一區域之上形成柵極結構。鄰近所述柵極結構形成所述器件層的具有第二襯底厚度的第二區域，使得所述第二襯底厚度小于所述第一襯底厚度。

附圖說明

通過結合附圖進行的以下詳細描述，將更好地理解本公開的實施例：

圖1是根據本公開的實施例的半導體器件的截面圖。

圖2A至圖7C是根據本公開的實施例的半導體器件的截面圖，示例出了在同一半導體器件上集成三種不同類型的有源器件的方法。

圖8是根據本公開的實施例的具有三種不同類型的有源器件的半導體器件的截面圖。

為了圖示的簡單和清楚，附圖示例了一般的構造方式，并且可以省略公知的特征和技術的特定描述和細節，以避免不必要地模糊對所描述的器件的實施例的討論。

另外，附圖中的元素不一定按比例繪制。例如，附圖中的一些元素的尺寸可能相對于其他元素被放大，以幫助提高對器件的實施例的理解。不同附圖中的相同參考標號表示相同的元素，而相似的參考標號可以但不一定表示相似的元素。

具體實施方式

本公開涉及多層襯底上的半導體晶體管及其形成方法。