[發明專利]基于FAST協議的萬兆通信數據的并行解析方法及裝置

在審

• 申請號: 202110974929.4
• 申請日: 2021-08-24
• 公開（公告）號: CN113691532A
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 郭高攀
• 申請（專利權）人: 中科億海微電子科技（蘇州）有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L29/08
• 代理公司: 北京市中聞律師事務所 11388
• 代理人: 馮夢洪

1.基于FAST協議的萬兆通信數據的并行解析方法，其特征在于：用FPGA處理芯片搭建一個硬件并行處理系統，其包括以下步驟：

(1)開始；

(2)數據接收：以156.25M Hz的頻率接收到16個字節的數據；

(3)并行數據解碼，并行流水作業方式以156.25M Hz的頻率輸出；

(4)按FAST協議中位圖的位置進行數據分配；

(5)結束。

2.根據權利要求1所述的基于FAST協議的萬兆通信數據的并行解析方法，其特征在于：所述步驟(3)包括以下分步驟，其中步驟(3.3)、(3.6)、(3.9)并行執行：

(3.1)開始；

(3.2)接收16個字節；

(3.3)計算完整數據個數c；

(3.4)c打一拍給c1，打一拍就是系統時鐘對外部信號采樣一次，把采樣的結果數據做為下一步的控制狀態；

(3.5)c1打一拍給c2，跳轉到步驟(3.10)；

(3.6)標志位依次相加賦值a；

(3.7)數據拼接為32字節，按a中計算各數據左移量b；

(3.8)各數據按b依次左移并取高16個字節，跳轉到步驟(3.10)；

(3.9)判斷當前16字節中未用字節，跳轉到步驟(3.7)；

(3.10)將新解碼的c2個數據存入寄存器隊列d，并輸出c2；

(3.11)結束。

3.根據權利要求2所述的基于FAST協議的萬兆通信數據的并行解析方法，其特征在于：所述步驟(4)包括以下分步驟，其中步驟(4.3)、

(4.7)并行執行：

(4.1)開始；

(4.2)讀取位圖并計算出位圖中該消息數據總個數并鎖存為e，并累加c2得出f；

(4.3)判斷fe是否成立，是則執行步驟(3.4)，否則執行步驟(3.2)；

(4.4)跳轉到下一個位圖位置，并按各個數據自己的j位置進行分配；

(4.5)各個數據位去掉FAST協議中的標志位；

(4.6)輸出數據，跳轉步驟(4.8)；

(4.7)鎖存位圖數據依次計算出位圖中各有效位的位置，跳轉步驟(4.4)；

(4.8)結束。

4.基于FAST協議的萬兆通信數據的并行解析裝置，其特征在于：用FPGA處理芯片搭建一個硬件并行處理系統，其包括：

數據接收模塊，其配置來以156.25M Hz的頻率接收到16個字節的數據；

解碼模塊，其配置來進行并行數據解碼，并行流水作業方式以156.25M Hz的頻率輸出；

數據分配模塊，其配置來按FAST協議中位圖的位置進行數據分配。

5.根據權利要求4所述的基于FAST協議的萬兆通信數據的并行解析裝置，其特征在于：所述解碼模塊執行以下步驟，其中步驟(3.3)、(3.6)、(3.9)并行執行：

(3.1)開始；

(3.2)接收16個字節；

(3.3)計算完整數據個數c；

(3.4)c打一拍給c1，打一拍就是系統時鐘對外部信號采樣一次，把采樣的結果數據做為下一步的控制狀態；

(3.5)c1打一拍給c2，跳轉到步驟(3.10)；

(3.6)標志位依次相加賦值a；

(3.7)數據拼接為32字節，按a中計算各數據左移量b；

(3.8)各數據按b依次左移并取高16個字節，跳轉到步驟(3.10)；

(3.9)判斷當前16字節中未用字節，跳轉到步驟(3.7)；

(3.10)將新解碼的c2個數據存入寄存器隊列d，并輸出c2；

(3.11)結束。

6.根據權利要求5所述的基于FAST協議的萬兆通信數據的并行解析裝置，其特征在于：所述數據分配模塊執行以下步驟，其中步驟(4.3)、(4.7)并行執行：

(4.1)開始；

(4.2)讀取位圖并計算出位圖中該消息數據總個數并鎖存為e，并累加c2得出f；

(4.3)判斷fe是否成立，是則執行步驟(3.4)，否則執行步驟(3.2)；

(4.4)跳轉到下一個位圖位置，并按各個數據自己的j位置進行分配；

(4.5)各個數據位去掉FAST協議中的標志位；

(4.6)輸出數據，跳轉步驟(4.8)；

(4.7)鎖存位圖數據依次計算出位圖中各有效位的位置，跳轉步驟(4.4)；

(4.8)結束。