[發明專利]半導體芯片和包括半導體芯片的半導體裝置

在審

• 申請號: 202110973539.5
• 申請日: 2021-08-24
• 公開（公告）號: CN114388522A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 金江旻;宋承砇;殷東錫;鄭錫和
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11578
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;肖學蕊

公開了一種半導體芯片和一種半導體裝置。該半導體芯片包括襯底、設置在襯底上的源極結構和設置在源極結構上的支承圖案。源極結構和支承圖案中的每一個包括多晶硅。半導體芯片還包括設置在支承圖案上的電極結構和豎直延伸穿過電極結構的多個豎直結構。電極結構包括：下電極結構，其設置在支承圖案上，并且包括多個下柵電極和多個第一絕緣膜；第二絕緣膜，其設置在下電極結構上；以及上電極結構，其設置在第二絕緣膜上，并且包括多個上柵電極和多個第三絕緣膜。豎直結構在源極結構上方接觸源極結構。

技術領域

本公開的實施例涉及半導體芯片和包括其的電子系統。

背景技術

在存儲數據的電子系統中，可以使用能夠存儲大量數據的半導體芯片。用于增加半導體芯片的數據存儲容量的方法可以包括利用三維布置的存儲器單元代替二維布置的存儲器單元。

為了將存儲器單元中的溝道連接到共源極線，可以使用溝道在共源極線的側壁接觸共源極線的方法。

發明內容

本公開的實施例提供了一種其中共源極線接觸溝道的下部的方法和使用其制造的半導體芯片。

本公開的實施例還提供了一種用于形成字線切口和溝道孔使得字線切口和溝道孔設置在同一層上或者具有相同的深度的方法。

本公開的實施例還提供了一種用于在半導體芯片的制造中在形成虛設溝道孔和字線切口的位置處形成支承圖案的方法。

根據本公開的一方面，半導體芯片包括：襯底；源極結構，其設置在襯底上；以及支承圖案，其設置在源極結構上。源極結構和支承圖案中的每一個包括多晶硅。半導體芯片還包括：電極結構，其設置在支承圖案上；以及多個豎直結構，其豎直延伸穿過電極結構。電極結構包括：下電極結構，其設置在支承圖案上，并且包括多個下柵電極和多個第一絕緣膜；第二絕緣膜，其設置在下電極結構上；以及

上電極結構，其設置在第二絕緣膜上，并且包括多個上柵電極和多個第三絕緣膜。豎直結構在源極結構上方接觸源極結構。

根據本公開的一方面，半導體芯片包括：襯底，其包括其中設置有存儲數據的單元的單元陣列區域和其中設置有將電信號提供到單元陣列區域的外圍電路的連接區域。半導體芯片還包括：源極結構，其設置在襯底上，并且包括多晶硅；支承圖案，其設置在源極結構上，并且包括多晶硅；電極結構，其設置在支承圖案上；以及多個豎直結構，其豎直延伸穿過電極結構，并且接觸源極結構。電極結構包括：下電極結構，其設置在支承圖案上，并且包括多個下柵電極和多個第一絕緣膜；第二絕緣膜，其設置在下電極結構上；以及上電極結構，其設置在第二絕緣膜上，并且包括多個上柵電極和多個第三絕緣膜。襯底的上表面在單元陣列區域中是平坦的。

根據本公開的一方面，半導體裝置包括主襯底、控制器、一個或多個半導體封裝件和動態隨機存取存儲器(DRAM)?？刂破?、一個或多個半導體封裝件和DRAM安裝在主襯底上。半導體封裝件中的每一個包括：封裝件襯底；多個半導體芯片，其設置在封裝件襯底上；連接結構，其將半導體芯片連接到封裝件襯底；以及模制層，其覆蓋封裝件襯底上的半導體芯片和連接結構。半導體芯片中的每一個包括：襯底；源極結構，其設置在襯底上，并且包括多晶硅；支承圖案，其設置在源極結構上，并且包括多晶硅；電極結構，其設置在支承圖案上；以及多個豎直結構，其豎直延伸穿過電極結構。電極結構包括：下電極結構，其設置在支承圖案上，并且包括多個下柵電極和多個第一絕緣膜；第二絕緣膜，其設置在下電極結構上；以及上電極結構，其設置在第二絕緣膜上，并且包括多個上柵電極和多個第三絕緣膜。豎直結構在源極結構上方接觸源極結構。

附圖說明

通過參照附圖詳細地描述本公開的實施例，本公開的以上和其它特征將變得更加顯而易見，在附圖中：

圖1是示意性地示出根據本公開的實施例的包括半導體裝置的電子系統的圖。

圖2是示意性地示出根據本公開的實施例的包括半導體裝置的電子系統的透視圖。