[發(fā)明專利]帶隙基準(zhǔn)電壓源電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202110973211.3
• 申請(qǐng)日: 2021-08-24
• 公開（公告）號(hào): CN113741611A
• 公開（公告）日: 2021-12-03
• 發(fā)明（設(shè)計(jì)）人: 衛(wèi)夢(mèng)昭
• 申請(qǐng)（專利權(quán)）人: 杭州深諳微電子科技有限公司
• 主分類號(hào): G05F1/567
• 分類號(hào): G05F1/567
• 代理公司: 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 11449
• 代理人: 蔡純;楊思雨

本申請(qǐng)公開了一種帶隙基準(zhǔn)電壓源電路，包括核心電路、信號(hào)反饋電路、前置穩(wěn)壓電路和后置穩(wěn)壓電路。其中，前置穩(wěn)壓電路構(gòu)成核心電路中的運(yùn)算放大器的外部環(huán)路，用來產(chǎn)生前置穩(wěn)壓向核心電路供電，后置穩(wěn)壓電路與核心電路以及前置穩(wěn)壓電路連接，用于根據(jù)基準(zhǔn)電壓設(shè)置偏置電壓的大小，從而可以提高電路在低功耗條件下對(duì)高頻電源噪聲的抑制能力。

技術(shù)領(lǐng)域

本發(fā)明涉及開關(guān)電源技術(shù)領(lǐng)域，更具體地，涉及一種帶隙基準(zhǔn)電壓源電路。

背景技術(shù)

帶隙基準(zhǔn)廣泛應(yīng)用于A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、存儲(chǔ)器以及功率轉(zhuǎn)換器中，作為集成電路的一個(gè)關(guān)鍵單元，它的精度對(duì)電路的整體性能起到非常重要的作用。帶隙基準(zhǔn)電壓源是通過將一個(gè)與絕對(duì)溫度成正比的電壓和兩個(gè)晶體管的基極-發(fā)射極的電壓差相加得到的一個(gè)直流電壓。一個(gè)理想的基準(zhǔn)電壓源幾乎不受溫度和電源電壓的影響。

高性能的片上基準(zhǔn)電壓的產(chǎn)生依賴于高性能的BJT（Bipolar JunctionTransistor，雙極結(jié)型晶體管），而高性能的BJT極少與先進(jìn)的CMOS工藝節(jié)點(diǎn)兼容。因此，現(xiàn)有的另一種方案通常基于襯底PNP來產(chǎn)生基準(zhǔn)電壓，通過N:1的比例和運(yùn)算放大器來產(chǎn)生一個(gè)PTAT（Proportional to Absolute Temperature，正比于絕對(duì)溫度）電壓，但是受限于運(yùn)算放大器的非理想性，例如輸入失調(diào)電壓和有限的帶寬等，這種方案的初始精度和高頻電源抑制能力在低功耗設(shè)計(jì)中通常較弱。此外，BJT的β平坦度也會(huì)在集電極電流密度較低時(shí)影響基準(zhǔn)電壓的溫漂，難以產(chǎn)生高精度的基準(zhǔn)電壓。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明的目的在于提供一種帶隙基準(zhǔn)電壓源電路，有效改善了運(yùn)放輸入失調(diào)電壓和高頻電源噪聲對(duì)基準(zhǔn)電壓的輸出精度影響。

根據(jù)本發(fā)明提供了一種帶隙基準(zhǔn)電壓源電路，包括：核心電路，用于產(chǎn)生具有零溫度系數(shù)的基準(zhǔn)電壓；信號(hào)反饋電路，與所述核心電路中的運(yùn)算放大器構(gòu)成反饋回路；前置穩(wěn)壓電路，用于根據(jù)電源電壓向所述核心電路以及所述信號(hào)反饋電路提供偏置電壓；以及后置穩(wěn)壓電路，與所述核心電路以及前置穩(wěn)壓電路連接，用于根據(jù)所述基準(zhǔn)電壓設(shè)置所述偏置電壓的大小，以提高電路對(duì)高頻電源噪聲的抑制能力。

可選的，所述核心電路包括：運(yùn)算放大器；第一電阻，第一端與所述運(yùn)算放大器的反相輸入端連接，第二端與所述運(yùn)算放大器的正相輸入端連接；第二電阻，第二端與所述運(yùn)算放大器的反相輸入端連接，第一端用于輸出所述基準(zhǔn)電壓；第一三極管，發(fā)射極與所述運(yùn)算放大器的正相輸入端連接，集電極和基極接地；以及第一電容，其第一端與所述運(yùn)算放大器的輸出端連接，第二端接地。

可選的，所述前置穩(wěn)壓電路包括：第一晶體管，第一端與所述電源電壓連接，控制端與第二端彼此連接；第二晶體管，第一端與所述電源電壓連接，控制端與所述第一晶體管的控制端連接，以構(gòu)成電流鏡，第二端用于輸出所述偏置電壓；以及第三晶體管，第一端與所述第一晶體管的第二端連接，第二端接地，控制端與所述運(yùn)算放大器的輸出端連接。

可選的，所述前置穩(wěn)壓電路還包括：第四晶體管，第一端與所述第一晶體管的第二端連接，第二端與所述第三晶體管的第一端連接，控制端與所述第二晶體管的第二端連接，其中，所述第四晶體管用于降低所述第一晶體管對(duì)地的阻抗。

可選的，所述第一晶體管和第二晶體管分別為PMOS管，所述第三晶體管和所述第四晶體管分別為NMOS管。

可選的，所述信號(hào)反饋電路包括：第五晶體管，控制端與所述運(yùn)算放大器的輸出端連接，第二端接地；第六晶體管，第一端與所述偏置電壓連接，第二端與所述第五晶體管的第一端連接，控制端與第二端連接；第七晶體管，第一端與所述偏置電壓連接，控制端與所述第六晶體管的控制端連接，第二端與所述運(yùn)算放大器的供電端連接；以及第八晶體管，第一端與所述偏置電壓連接，控制端與所述第六晶體管的控制端連接，第二端與所述基準(zhǔn)電壓的輸出端連接。

可選的，所述第五晶體管為NMOS管，所述第六晶體管、所述第七晶體管和所述第八晶體管分別為PMOS管。