[發明專利]帶隙基準電壓源電路

在審

• 申請號: 202110973211.3
• 申請日: 2021-08-24
• 公開（公告）號: CN113741611A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 衛夢昭
• 申請（專利權）人: 杭州深諳微電子科技有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;楊思雨

1.一種帶隙基準電壓源電路，包括：

核心電路，用于產生具有零溫度系數的基準電壓；

信號反饋電路，與所述核心電路中的運算放大器構成反饋回路；

前置穩壓電路，用于根據電源電壓向所述核心電路以及所述信號反饋電路提供偏置電壓；以及

后置穩壓電路，與所述核心電路以及前置穩壓電路連接，用于根據所述基準電壓設置所述偏置電壓的大小，以提高電路對高頻電源噪聲的抑制能力。

2.根據權利要求1所述的帶隙基準電壓源電路，其中，所述核心電路包括：

運算放大器；

第一電阻，第一端與所述運算放大器的反相輸入端連接，第二端與所述運算放大器的正相輸入端連接；

第二電阻，第二端與所述運算放大器的反相輸入端連接，第一端用于輸出所述基準電壓；

第一三極管，發射極與所述運算放大器的正相輸入端連接，集電極和基極接地；以及

第一電容，其第一端與所述運算放大器的輸出端連接，第二端接地。

3.根據權利要求1所述的帶隙基準電壓源電路，其中，所述前置穩壓電路包括：

第一晶體管，第一端與所述電源電壓連接，控制端與第二端彼此連接；

第二晶體管，第一端與所述電源電壓連接，控制端與所述第一晶體管的控制端連接，以構成電流鏡，第二端用于輸出所述偏置電壓；以及

第三晶體管，第一端與所述第一晶體管的第二端連接，第二端接地，控制端與所述運算放大器的輸出端連接。

4.根據權利要求3所述的帶隙基準電壓源電路，其中，所述前置穩壓電路還包括：

第四晶體管，第一端與所述第一晶體管的第二端連接，第二端與所述第三晶體管的第一端連接，控制端與所述第二晶體管的第二端連接，

其中，所述第四晶體管用于降低所述第一晶體管對地的阻抗。

5.根據權利要求4所述的帶隙基準電壓源電路，其中，所述第一晶體管和第二晶體管分別為PMOS管，

所述第三晶體管和所述第四晶體管分別為NMOS管。

6.根據權利要求1所述的帶隙基準電壓源電路，其中，所述信號反饋電路包括：

第五晶體管，控制端與所述運算放大器的輸出端連接，第二端接地；

第六晶體管，第一端與所述偏置電壓連接，第二端與所述第五晶體管的第一端連接，控制端與第二端連接；

第七晶體管，第一端與所述偏置電壓連接，控制端與所述第六晶體管的控制端連接，第二端與所述運算放大器的供電端連接；以及

第八晶體管，第一端與所述偏置電壓連接，控制端與所述第六晶體管的控制端連接，第二端與所述基準電壓的輸出端連接。

7.根據權利要求6所述的帶隙基準電壓源電路，其中，所述第五晶體管為NMOS管，

所述第六晶體管、所述第七晶體管和所述第八晶體管分別為PMOS管。

8.根據權利要求1所述的帶隙基準電壓源電路，其中，所述后置穩壓電路包括：

第九晶體管，第一端與所述偏置電壓連接，控制端與所述基準電壓連接；以及

第二三極管，發射極與所述第九晶體管的第二端連接，集電極和基極接地。

9.根據權利要求8所述的帶隙基準電壓源電路，其中，所述第九晶體管為PMOS管。

10.根據權利要求2所述的帶隙基準電壓源電路，其中，所述運算放大器包括：

第十晶體管和第十一晶體管，所述第十晶體管和所述第十一晶體管構成差分對晶體管，其第一端彼此連接，所述第十晶體管的控制端與所述第一電阻的第二端連接，所述第十一晶體管的控制端與所述第一電阻的第一端連接；以及

第十二晶體管和第十三晶體管，其第一端分別與所述第十晶體管和所述第十一晶體管的第二端連接，其控制端彼此連接且與所述第十二晶體管的第一端連接，其第二端彼此連接且與地連接。

11.根據權利要求10所述的帶隙基準電壓源電路，其中，所述第十晶體管和第十一晶體管分別為PMOS管，

所述第十二晶體管和所述第十三晶體管分別為NMOS管。