[發明專利]內埋元件基板及其制作方法

在審

• 申請號: 202110967490.2
• 申請日: 2021-08-23
• 公開（公告）號: CN115714119A
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 陳禹伸;藍仲宇
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/13;H01L21/52;H01L21/48;H01L21/60
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 趙平;董驍毅

本申請公開了一種內埋元件基板及其制作方法，本發明的內埋元件基板制作方法對復合內層線路結構進行鉆孔形成芯片容置槽，且使線路層的元件接點端突出于槽內的設置側壁，再將芯片元件置入槽內并將表面接點與元件接點端接合；或者，提供二復合內層線路結構，線路層的元件接點端突出于第一復合內層線路結構的側面，將芯片元件的表面接點與元件接點端接合后，再將第二復合內層線路結構與芯片元件的另一表面黏合；上述制作方法使得芯片元件直向地貫穿至少二線路層，且表面接點與至少一元件接點端接合，降低芯片元件在單一線路層內的占用面積，增加線路的設置空間及芯片元件的可設置數量。

技術領域

一種基板及其制作方法，尤指一種內埋元件基板及其制作方法。

背景技術

請參閱圖8所示，現有的內埋元件基板80的芯片元件90的設置方向與該基板80及其中的線路結構81平行設置，也就是說，芯片元件90的頂面91、底面92分別與該線路基板80的上表面82、下表面83朝向相同的方向，并內埋于其中一線路層結構81內。相較傳統的在表面設置芯片元件的線路基板，將芯片元件內埋于內層線路結構中的內埋元件基板80具有節省基板表面面積、彈性線路配置、芯片元件與線路連接穩定的優點。

此種內埋芯片元件90的設置方式使得芯片元件90占據該線路層結構80的較大面積，設置該芯片元件90的線路層結構80內必須預留供該芯片元件設置的完整面積，限制了線路設置的設計彈性；此外，由于芯片元件90的表面接點93位于芯片的頂面91或底面92(圖示以表面接點93在頂面91為例)，表面接點93必須通過該線路層結構81的導電盲孔813與另一線路層結構81中的線路層812電性連接；如圖8所示，若是有二個內埋式芯片元件90、90A須連接，則芯片元件90的表面接點93與該另一芯片元件90A的表面接點93A必須通過導電盲孔813A－線路層812B－導電盲孔813B的通路達到電性連接的目的。如此一來，二芯片元件90、90A間的導通路徑長，容易導致信噪較多、且耗費較多連接線路設置空間，降低該具有內埋芯片元件的線路基板的線路設計空間彈性。

發明內容

有鑒于現有的內埋元件基板令芯片元件水平地內埋設置于其中一線路結構中，該芯片元件會占據該層線路結構的線路設置面積，降低線路結構中的線路設計彈性，且元件之間的連接路徑長，造成較多能量耗損及信噪，本發明提供一種內埋元件基板及其制作方法，該內埋元件基板包含一復合內層線路結構，包含多個線路層，且該多個線路層中具有至少一元件接點端；一芯片元件，內埋于該復合內層線路結構內，且貫穿該多個線路層中的至少二線路層，該芯片元件具有一頂面及相對該頂面的一底面，該芯片元于該底面具有至少一表面接點；該芯片元件以該至少一表面接點與該多個線路層中的該至少一元件接點端直接連接。

在一實施例中，該復合內層線路結構具有一芯片容置槽，該芯片容置槽貫穿該多個線路層中的至少二線路層，該芯片容置槽具有一設置側壁，該至少一元件接點端突出于該芯片容置槽的該設置側壁；該芯片元件設置于該芯片容置槽中，該芯片元件的該底面面向該芯片容置槽中的設置側壁，該表面接點與該至少二線路層的元件接點端直接連接。

在一實施例中，該內埋元件基板進一步包含一增層線路結構，與該復合內層線路結構迭合設置，且封閉該芯片容置槽的一槽開口。

在一實施例中，該芯片容置槽內具有一底壁及一環壁，其中該設置側壁為該環壁的一部份；該內埋元件基板進一步包含：一金屬屏蔽層，覆蓋該芯片容置槽的底壁及該設置側壁之外的部分環壁，且該金屬屏蔽層連接該增層線路結構，且通過該增層線路結構電性連接一接地端。

本發明的內埋元件基板是在復合內層線路結構中埋入一貫穿至少二線路層的芯片元件，并使得線路層的元件接點端與芯片元件底面的表面接點直接接合。也就是說，芯片元件并非水平地內埋設置于單一層線路結構的介電層中，而是直向地與線路層相交，以內埋于復合內層線路結構中。