[發明專利]內埋元件基板及其制作方法

在審

• 申請號: 202110967490.2
• 申請日: 2021-08-23
• 公開（公告）號: CN115714119A
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 陳禹伸;藍仲宇
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/13;H01L21/52;H01L21/48;H01L21/60
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 趙平;董驍毅

1.一種內埋元件基板，其特征在于，包含：

一復合內層線路結構，包含多個線路層，且所述多個線路層中具有至少一元件接點端；

一芯片元件，內埋于所述復合內層線路結構內，且貫穿所述多個線路層中的至少二線路層，所述芯片元件具有一頂面及相對所述頂面的一底面，所述芯片元于所述底面具有至少一表面接點；所述芯片元件以所述至少一表面接點與所述多個線路層中的所述至少一元件接點端直接連接。

2.根據權利要求1所述的內埋元件基板，其特征在于，所述復合內層線路結構具有一芯片容置槽，所述芯片容置槽貫穿所述多個線路層中的至少二線路層，所述芯片容置槽具有一設置側壁，所述至少一元件接點端突出于所述芯片容置槽的所述設置側壁；

所述芯片元件設置于所述芯片容置槽中，所述芯片元件的所述底面面向所述芯片容置槽中的設置側壁，所述表面接點與所述至少二線路層的元件接點端直接連接。

3.根據權利要求2所述的內埋元件基板，其特征在于，包含：

一增層線路結構，與所述復合內層線路結構迭合設置，且封閉所述芯片容置槽的一槽開口。

4.根據權利要求3所述的內埋元件基板，其特征在于，所述芯片容置槽內具有一底壁及一環壁，其中所述設置側壁為所述環壁的一部份；所述內埋元件基板進一步包含：

一金屬屏蔽層，覆蓋所述芯片容置槽的底壁及所述設置側壁之外的部分環壁，且所述金屬屏蔽層連接所述增層線路結構，且通過所述增層線路結構電性連接一接地端。

5.一種內埋元件基板制作方法，其特征在于，包含以下步驟：

提供一復合內層線路結構，所述復合內層線路結構包含多個線路層；

對所述復合內層線路結構進行一鉆孔程序，以形成一芯片容置槽，所述芯片容置槽貫穿所述多個線路層中的至少二線路層，且所述芯片容置具有一設置側壁；

對所述芯片容置槽進行一除膠渣程序，使得所述多個線路層的至少一元件接點端突出于所述設置側壁；

將一芯片元件設置于所述芯片容置槽中，使所述芯片元件內埋于所述復合內層線路結構內而貫穿所述多個線路層中的至少二線路層，且使所述芯片元件的一表面接點對準所述至少一元件接點端；

將所述芯片元件的表面接點與所述線路層的元件接點端直接連接。

6.根據權利要求5所述的內埋元件基板制作方法，其特征在于，包含：

進行一線路增層程序，以在所述復合內層線路結構上設置一增層線路結構，所述增層線路結構封閉所述芯片容置槽的一槽開口。

7.根據權利要求6所述的內埋元件基板制作方法，其特征在于，當形成所述芯片容置槽后，還包含以下步驟：

對所述芯片容置槽內進行一電鍍程序，以在所述芯片容置槽的一底壁及一環壁上形成一金屬屏蔽層；

對部分的環壁進行一磨片程序，以移除覆蓋所述部分的環壁的金屬屏蔽層，并露出部分的環壁，以及露出所述線路層的元件接點端；其中，所述露出的部份的環壁是所述設置側壁；

對所述設置側壁進行一除膠渣程序，使得所述線路層的至少一元件接點端突出于所述設置側壁。

8.根據權利要求7所述的內埋元件基板制作方法，其特征在于，所述線路增層程序包含以下步驟：

在所述復合內層線路結構上覆蓋一增層介電層，所述增層介電層封閉所述芯片容置槽的一槽開口；

對所述增層介電層進行一鉆孔程序，以形成一溝槽，所述溝槽連通所述金屬屏蔽層的一上緣；

在所述增層介電層上及所述溝槽中設置一增層線路層，所述增層線路層包含一屏蔽層上蓋部，所述屏蔽層上蓋部是一平面狀線路，在所述復合內層線路結構上的一垂直投影覆蓋所述芯片容置槽的槽開口，且在所述溝槽中與所述金屬屏蔽層上緣接合；其中，所述金屬屏蔽層通過增層線路層電性連接一接地端。

9.根據權利要求6所述的內埋元件基板制作方法，其特征在于，將所述芯片元件的表面接點與所述線路層的元件接點端直接連接的步驟中，所述芯片元件的表面接點與所述線路層的元件接點端是以升溫擴散焊接或超音波焊接程序接合。