[發(fā)明專利]一種內存芯片及其優(yōu)化設計方法

有效

• 申請?zhí)枺?/td>: 202110962477.8
• 申請日: 2021-08-20
• 公開（公告）號: CN113742905B
• 公開（公告）日: 2023-07-14
• 發(fā)明（設計）人: 張毅軍;梁磊
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 侯珊

1.一種內存芯片的優(yōu)化設計方法，其特征在于，應用于包含控制器和多個內存顆粒的內存芯片，包括：

基于所述內存芯片的原結構模型，對所述控制器與所述多個內存顆粒之間的傳輸線上的第一信號進行仿真，得到表征所述第一信號質量的第一仿真結果；

基于所述內存芯片的新結構模型，對所述傳輸線上的第二信號進行仿真，得到表征所述第二信號質量的第二仿真結果；其中，所述新結構模型是在所述原結構模型的基礎上增設用于調節(jié)所述傳輸線上信號的調節(jié)元件；

判斷所述第二信號質量是否優(yōu)于所述第一信號質量；

若是，則將所述調節(jié)元件接入所述內存芯片的實際原結構中，以優(yōu)化所述傳輸線上的信號質量；

若否，則調整所述調節(jié)元件的元件值，并返回執(zhí)行基于所述內存芯片的新結構模型，對所述傳輸線上的第二信號進行仿真的步驟，直至所述第二信號質量優(yōu)于所述第一信號質量。

2.如權利要求1所述的內存芯片的優(yōu)化設計方法，其特征在于，基于所述內存芯片的當前結構模型，對所述控制器與所述多個內存顆粒之間的傳輸線上的當前信號進行仿真，得到表征所述當前信號質量的仿真結果，包括：

基于所述內存芯片的當前結構模型，建立包含所述控制器與所述多個內存顆粒之間傳輸線的當前線參數(shù)的參數(shù)文件；

基于所述參數(shù)文件對所述傳輸線上的當前信號進行仿真，得到表征所述當前信號質量的眼圖。

3.如權利要求2所述的內存芯片的優(yōu)化設計方法，其特征在于，判斷所述第二信號質量是否優(yōu)于所述第一信號質量，包括：

判斷所述新結構模型對應的第二眼圖的眼高是否高于所述原結構模型對應的第一眼圖的眼高、所述第二眼圖的眼寬是否寬于所述第一眼圖的眼寬；

若判斷結果均為是，則確定所述第二信號質量優(yōu)于所述第一信號質量；

若判斷結果均為否，則確定所述第一信號質量優(yōu)于所述第二信號質量。

4.如權利要求1-3任一項所述的內存芯片的優(yōu)化設計方法，其特征在于，所述調節(jié)元件為多個；

將所述調節(jié)元件接入所述內存芯片的實際原結構中，包括：

將多個所述調節(jié)元件的第一信號pin與所述控制器上向所述內存顆粒輸出信號的多個第二信號pin一一連接；

將多個所述調節(jié)元件的第一地pin與所述控制器上的第二地pin連接。

5.如權利要求4所述的內存芯片的優(yōu)化設計方法，其特征在于，將多個所述調節(jié)元件的第一信號pin與所述控制器上向所述內存顆粒輸出信號的多個第二信號pin一一連接，包括：

利用POFV工藝，將多個所述第一信號pin與多個所述第二信號pin一一重合設置；其中，所述內存芯片采用BGA封裝；所述控制器的每4個pin均作為矩形的四個頂點，所述控制器的每個pin均在所在矩形上對應一條對角線，每個所述調節(jié)元件均設置在所連接的第二信號pin對應的對角線上。

6.如權利要求5所述的內存芯片的優(yōu)化設計方法，其特征在于，將多個所述調節(jié)元件的第一地pin與所述控制器上的第二地pin連接，包括：

從所述控制器上的所有第二地pin中找到與目標調節(jié)元件的第一地pin距離最近的目標地pin，并將所述目標調節(jié)元件的第一地pin經走線與所述目標地pin連接；其中，所述目標調節(jié)元件為任一所述調節(jié)元件。

7.如權利要求4所述的內存芯片的優(yōu)化設計方法，其特征在于，所述調節(jié)元件為電容。

8.一種內存芯片，包括控制器和多個內存顆粒，其特征在于，所述內存芯片采用如權利要求1-7任一項所述的內存芯片的優(yōu)化設計方法進行優(yōu)化設計。