[發明專利]一種改善MOSFET雪崩特性的方法及其器件在審
| 申請號: | 202110949926.5 | 申請日: | 2021-08-18 |
| 公開(公告)號: | CN113707545A | 公開(公告)日: | 2021-11-26 |
| 發明(設計)人: | 何昌 | 申請(專利權)人: | 深圳市美浦森半導體有限公司 |
| 主分類號: | H01L21/266 | 分類號: | H01L21/266;H01L21/336;H01L29/06;H01L29/78 |
| 代理公司: | 東莞市卓易專利代理事務所(普通合伙) 44777 | 代理人: | 王再興 |
| 地址: | 518000 廣東省深圳市南山區招*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 改善 mosfet 雪崩 特性 方法 及其 器件 | ||
本發明涉及一種改善MOSFET雪崩特性的方法及其器件,該方法提供一半導體襯底,半導體襯底上設有外延片,在所述外延片上生長一層柵極氧化層;在所述柵極氧化層上淀積一層多晶硅層,在多晶硅層的表面涂光刻膠,采用刻蝕機進行刻蝕,形成第一溝槽;定義P型體區,將多晶硅層增加一層光罩;采用離子注入工藝在所述P型體區內注入P型離子后退火;通過定義P型體區,增加一層光罩,從而可以在增加P型體區注入摻雜濃度情況下,有利于降低寄生BJT基區的電阻;減小P型體區電阻,但不影響溝道濃度,因此可以極大的提高器件雪崩特性的同時,使得器件其它特性保持不變,工藝簡單、成本低。
技術領域
本發明涉及半導體制備技術領域,具體涉及一種改善MOSFET雪崩特性的方法及其器件。
背景技術
金屬-氧化物半導體場效應晶體管,簡稱金氧半場效晶體管MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)是一種可以廣泛使用在模擬電路與數字電路的場效晶體管(field-effect transistor)。MOSFET功率器件是將微電子技術和電力電子技術融合起來的新一代功率半導體器件。因其具有輸入阻抗高、開關速度快、輸出電流大和熱穩定性好、安全工作區寬等特點,在電源保護、電源開關、DC/DC變換器和同步整流等電子設備中得到廣泛應用。MOSFET功率器件作為能源管理的核心控制單元,由于具有良好的電學特性和低廉的成本,因而廣泛應用在汽車電子、消費電子以及航空航天等領域。在各種高電應力系統中,除了要求MOSFET功率器件具有更低的損耗外,還要求其具有更高的可靠性。
非箝位感性開關(Unclamped Inductive Switching,UIS)能力是功率器件一項非常重要的參數,通常在非鉗位的感性回路中,用來描述功率器件承受雪崩擊穿條件下電流的能力(Avalanche Current)或承受感性負載能量的能力(Avalanche Energy)。由于在UIS測試條件下,存儲在電感中的能量在關斷瞬間全部由MOSFET功率器件釋放,器件在承受高壓和大電流的情況下極容易失效,并且這種失效通常是不可逆的,因此MOSFET功率器件的UIS能力會影響到器件的安全工作區(SOA)及使用壽命。因此,器件的抗UIS失效能力通常是衡量功率器件可靠性的重要指標,而雪崩耐量則是衡量抗UIS能力的重要參數。
對于MOSFET功率器件N+源區與P型體區(P body)來說,盡管源區與P型體區(Pbody)在電位上進行短接,但因為有不可避免的基極電阻存在,在大電流流過時依然會產生源區與P型體區之間的電勢差,一旦該電勢差超過越傳統意義上的0.7V,P基體區與源區的體二極管就會正偏,MOSFET功率器件體內有一個天然的寄生三極管(BJT),從而導致寄生三極管(BJT)栓鎖導通,使得電流迅速增大,結溫的急劇上升打破了器件的熱平衡,最終導致器件雪崩失效。
為了防止天然的寄生三極管(BJT)的開啟,通常是減小P型體區的寄生電阻;可以通過增大P型體區的濃度或者注入P離子的方式。但是傳統的提高P型體區的濃度或者注入P離子的方式,都會影響到器件的溝道濃度,從而影響器件的閾值電壓和擊穿電壓等參數,導致器件的開關耗損變大。
因此對于MOSFET功率器件產品來說,如何提高雪崩耐量對于功率器件的穩定性就顯得相當重要。
發明內容
本發明所要解決的技術問題是提供一種MOSFET改善功率器件雪崩特性的方法,增加P型體區注入濃度情況下,減小P型體區電阻,但不影響溝道濃度,極大的提高器件雪崩特性的同時,使得器件其它特性保持不變,該工藝簡單、成本低。
為了解決上述技術問題,本發明采用的技術方案為:本發明提供一種改善MOSFET雪崩特性的方法,其特征在于,包括如下步驟:
S1、提供一半導體襯底,所述半導體襯底上設有外延片,在所述外延片上生長一層柵極氧化層;
S2、在所述柵極氧化層上淀積一層多晶硅層,在多晶硅層的表面涂光刻膠,采用刻蝕機進行刻蝕,形成第一溝槽;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市美浦森半導體有限公司,未經深圳市美浦森半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110949926.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





