[發明專利]一種PCB外層線路的制作方法

在審

• 申請號: 202110942205.1
• 申請日: 2021-08-17
• 公開（公告）號: CN113709979A
• 公開（公告）日: 2021-11-26
• 發明（設計）人: 史宏宇;陳蓓;李志東
• 申請（專利權）人: 深圳市華芯微測技術有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K3/02;H05K3/40;H05K3/42
• 代理公司: 深圳中恒科專利代理有限公司 44808
• 代理人: 王麗

本發明屬于PCB線路制作技術領域，具體涉及一種PCB外層線路的制作方法，包括壓合、上純膠、上假層銅箔、鉆孔、沉銅、電鍍、貼膜曝光顯影、去假層銅箔、褪干膜、去純膠、去殘樁、蝕刻表面圖形等工藝。在進行鍍銅前，在面銅表面覆蓋一層假銅，當在對鉆孔進行鍍銅時，使多余鍍銅在假銅上附著而不對PCB板的面銅造成影響，避免了面銅在鍍銅過程中厚度增加，并能有效保證面銅的均勻性，可最大程度提升外層線路線寬與間距制作能力。

技術領域

本發明屬于PCB線路制作技術領域，具體涉及一種PCB外層線路的制作方法。

背景技術

隨著科技的發展與進步，電子行業也發展迅速，作為電子電路的基礎，PCB板的制作對設備的性能有著極大的影響。PCB外層線路制作能力主要體現為最小線寬、最小間距能力,最小線寬與最小間距能力越小，單位面積能夠設計的線路密度越高。然而，PCB線寬與間距能力最大的限制因素為線路層的銅厚及其均勻性。銅厚越小且均勻性越好，則線寬與間距能力越佳。當前，PCB制作過程中，孔金屬化不可避免的需要進行整板電鍍，即孔銅與面銅同時加厚，從而導致面銅厚度增加，銅厚均勻性下降。

因此需要設計一種PCB外層線路的制作方法，在對PCB板鉆孔進行金屬化的過程中不會影響面銅的厚度、保證面銅的均勻性。

發明內容

針對上述背景技術所提出的問題，本發明的目的是：旨在提供一種PCB外層線路的制作方法。為實現上述技術目的，本發明采用的技術方案如下：

一種PCB外層線路的制作方法，包括如下步驟：

S1、壓合，按照設計順序對銅箔、芯板、PP進行壓合，形成PCB壓合板；

S2、上純膠，在PCB壓合板的CS面與SS面各放置一張純膠；

S3、上假層銅箔，在每張純膠的外層各放置一張假層銅箔，并進行壓合；

S4、鉆孔，對S3的PCB壓合板鉆孔，并去除鉆孔殘膠；

S5、沉銅，使孔壁沉積一層銅，進而使孔壁具有導電性；

S6、電鍍，采用正常全板電鍍參數對鍍銅進行加厚，達到鍍銅厚度要求；

S7、貼膜曝光顯影，用干膜對孔進行掩蓋，并對其進行曝光顯影；

S8、去假層銅箔，顯影后采用化學蝕刻的方式，蝕刻去除假層銅箔上的鍍銅及假層銅箔，直至除干膜位置外其他區域均無任何銅殘留為止；

S9、褪干膜，用褪膜藥水將掩蓋鉆孔的干膜去除；

S10、去純膠，褪去干膜后用除膠藥水將去除S2的純膠層，直至除孔位置處表面完全露出銅面形成殘樁；

S11、去殘樁，用機械打磨的方式對殘樁進行打磨，直至孔位置處手觸無凹凸感；

S12、蝕刻表面圖形，去除殘樁后進行圖形轉移，蝕刻出設計表面圖形。

進一步限定，上述步驟S4中，采用等離子的方式去除鉆孔的殘膠。

進一步限定，上述步驟S7中，干膜的直徑比鉆孔的直徑單邊大3mil。

進一步限定，上述步驟S9中，褪膜藥水是濃度為2.5%-4.5%的氫氧化鈉溶液。

進一步限定，上述步驟S10中，除膠藥水是濃度為4.0%-5.5%的高錳酸鉀熔液。

采用本發明的有益效果：

1、本發明所述的一種PCB外層線路的制作方法，在進行鍍銅前，在面銅表面覆蓋一層假銅，當在對鉆孔進行鍍銅時，使多余鍍銅在假銅上附著而不對PCB板的面銅造成影響，避免了面銅在鍍銅過程中厚度增加，并能有效保證面銅的均勻性，可最大程度提升外層線路線寬與間距制作能力；

2、本發明所述的一種PCB外層線路的制作方法，采用蝕刻的方式去除假層銅箔，并采用濃度為4.0%-5.5%的高錳酸鉀熔液對純膠進行去除，去除效果好，工藝簡單可靠。

附圖說明