[發明專利]多柵極器件及其制造方法

在審

• 申請號: 202110932053.7
• 申請日: 2021-08-13
• 公開（公告）號: CN113745222A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 程冠倫;黃禹軒;陳豪育;蔡慶威
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本文公開了多柵極器件及其制造方法。示例性多柵極器件包括設置在第一區域中的第一FET；以及設置在襯底的第二區域中的第二FET。第一FET包括設置在襯底上方的第一溝道層，以及設置在第一溝道層上并且延伸以包裹第一溝道層的每個的第一柵極堆疊件。第二FET包括設置在襯底上方的第二溝道層，以及設置在第二溝道層上并且延伸以包裹第二溝道層的每個的第二柵極堆疊件。第一溝道層的數量大于第二溝道層的數量。第一溝道層的最底部一個位于第二溝道層的最底部一個下方。

技術領域

本申請的實施例涉及多柵極器件及其制造方法。

背景技術

電子工業對更小且更快的電子器件的需求日益增長，這些電子器件同時能夠支持更多日益復雜和精密的功能。為了滿足這些需求，集成電路(IC)工業中存在制造低成本、高性能和低功耗IC的持續趨勢。迄今為止，這些目標已經在很大程度上通過減小IC尺寸(例如，最小IC部件尺寸)來實現，從而提高生產效率并且降低相關成本。但是，這種縮放也增加了IC制造工藝的復雜性。因此，實現IC器件及其性能的持續進步需要IC制造工藝和技術中的類似進步。

近來，已經引入了多柵極器件以改善柵極控制。已經觀察到多柵極器件可以增加柵極-溝道耦接、減小截止狀態電流和/或減小短溝道效應(SCE)。一種這樣的多柵極器件是全環柵(GAA)器件，其包括可以部分或全部在溝道區域周圍延伸以至少在兩側上提供至溝道區域的訪問的柵極結構。GAA器件能夠積極縮小IC技術、維持柵極控制并且降低SCE，同時與傳統IC制造工藝無縫集成。隨著GAA器件繼續縮放，當將各個器件集成在一起時出現了挑戰，已經觀察到哪些挑戰會降低功率效率和GAA器件性能并且增加GAA處理復雜性，包括電池尺寸。因此，雖然現有的GAA器件和用于制造這種器件的方法通常已經足以滿足其預期目的，但是它們不是在所有方面都完全令人滿意。

發明內容

本申請的一些實施例提供了一種多柵極器件，包括：襯底，具有第一區域和第二區域；第一場效應晶體管(FET)，設置在所述第一區域中，其中，所述第一場效應晶體管包括：第一溝道層，設置在所述襯底上方，第一柵極堆疊件，設置在所述第一溝道層上并且延伸以包裹所述第一溝道層的每個，以及第一源極/漏極部件，由所述第一柵極堆疊件插入并且延伸以接觸所述第一溝道層的每個；以及第二場效應晶體管，設置在所述第二區域中，其中，所述第二場效應晶體管包括：第二溝道層，設置在所述襯底上方，第二柵極堆疊件，設置在所述第二溝道層上并且延伸以包裹所述第二溝道層的每個，以及第二源極/漏極部件，由所述第二柵極堆疊件插入并且延伸以接觸所述第二溝道層的每個，其中，所述第一溝道層的數量大于所述第二溝道層的數量，并且其中，所述第一溝道層的最底部一個溝道層位于所述第二溝道層的最底部一個溝道層下方。

本申請的另一些實施例提供了一種多柵極器件，包括：襯底，具有第一區域、第二區域和第三區域；第一場效應晶體管(FET)，設置在所述第一區域中，其中，所述第一場效應晶體管包括設置在所述襯底上方的第一溝道層，以及設置在所述第一溝道層上并且延伸以包裹所述第一溝道層的每個的第一柵極堆疊件；第二場效應晶體管，設置在所述第二區域中，其中，所述第二場效應晶體管包括設置在所述襯底上方的第二溝道層，以及設置在所述第二溝道層上并且延伸以包裹所述第二溝道層的每個的第二柵極堆疊件；以及第三場效應晶體管，設置在所述第三區域中，其中，所述第三場效應晶體管包括設置在所述襯底上方的第三溝道層，以及設置在所述第三溝道層上并且延伸以包裹所述第三溝道層的每個的第三柵極堆疊件，其中，所述第一溝道層的數量大于所述第二溝道層的數量，所述第二溝道層的數量大于所述第三溝道層的數量，以及所述第一溝道層的最頂面與所述第二溝道層的最頂面和所述第三溝道層的最頂面共面。