[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的制造方法和半導(dǎo)體結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 202110931841.4
• 申請日: 2021-08-13
• 公開（公告）號: CN113658921B
• 公開（公告）日: 2023-10-17
• 發(fā)明（設(shè)計）人: 李雄;朱黃霞;郭肖林
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L23/31;H01L21/56;H01L21/8238;H01L27/092;H10B12/00
• 代理公司: 上海晨皓知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31260
• 代理人: 成麗杰

本申請實(shí)施例涉及半導(dǎo)體領(lǐng)域，提供一種半導(dǎo)體結(jié)構(gòu)的制造方法和半導(dǎo)體結(jié)構(gòu)，至少可以提高半導(dǎo)體結(jié)構(gòu)的外圍區(qū)的可靠性。半導(dǎo)體結(jié)構(gòu)的制造方法包括：在所述外圍區(qū)形成PMOS器件；在所述陣列區(qū)形成NMOS器件；形成位于所述PMOS器件上的第一鈍化層；形成位于所述NMOS器件上的第二鈍化層；所述第一鈍化層和所述第二鈍化層內(nèi)具有氫元素，所述第一鈍化層內(nèi)的氫含量小于所述第二鈍化層內(nèi)的氫含量；形成所述第一鈍化層和所述第二鈍化層后進(jìn)行退火處理。

技術(shù)領(lǐng)域

本申請實(shí)施例涉及半導(dǎo)體領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法和半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)

動態(tài)隨機(jī)存儲器(Dynamic Random Access Memory，DRAM)是一種廣泛應(yīng)用于計算機(jī)系統(tǒng)的半導(dǎo)體存儲器。DRAM中主要包括陣列區(qū)和外圍區(qū)，其中，陣列區(qū)主要由晶體管和電容兩類元件組成，晶體管用于對電容充電或放電，而電容內(nèi)存儲電荷的多少用來代表一個二進(jìn)制比特(bit)；外圍區(qū)內(nèi)主要用于形成電路。

然而，DRAM中外圍區(qū)的可靠性較差，從而會降低DRAM的性能。因此，亟需一種半導(dǎo)體結(jié)構(gòu)的制造方法來提高DRAM中外圍區(qū)的可靠性。

發(fā)明內(nèi)容

本申請實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)到的制造方法和半導(dǎo)體結(jié)構(gòu)，至少有利于提高DRAM中外圍區(qū)的可靠性。

根據(jù)本申請一些實(shí)施例，本申請實(shí)施例一方面提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：在所述外圍區(qū)形成PMOS器件；在所述陣列區(qū)形成NMOS器件；形成位于所述PMOS器件上的第一鈍化層；形成位于所述NMOS器件上的第二鈍化層；所述第一鈍化層和所述第二鈍化層內(nèi)具有氫元素，所述第一鈍化層內(nèi)的氫含量小于所述第二鈍化層內(nèi)的氫含量；形成所述第一鈍化層和所述第二鈍化層后進(jìn)行退火處理。

根據(jù)本申請一些實(shí)施例，本申請實(shí)施例另一方面還提供一種半導(dǎo)體結(jié)構(gòu)，包括：PMOS器件，所述PMOS器件位于所述外圍區(qū)內(nèi)；NMOS器件，所述NMOS器件位于所述陣列區(qū)內(nèi)；第一鈍化層，所述第一鈍化層位于所述PMOS器件上；第二鈍化層，所述第二鈍化層位于所述NMOS器件上；所述第一鈍化層和所述第二鈍化層內(nèi)具有氫元素，且所述第一鈍化層內(nèi)的氫含量小于所述第二鈍化層內(nèi)的氫含量。

本申請實(shí)施例提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：在外圍區(qū)和陣列區(qū)采用不同的鈍化層工藝，使得第一鈍化層的氫含量小于第二鈍化層的氫含量。因此，第一鈍化層中擴(kuò)散至PMOS器件的氫原子較少，第二鈍化層中擴(kuò)散至NMOS器件的氫原子較多。如此，既可以有效修復(fù)NMOS器件中的硅懸掛鍵，也可以降低外圍區(qū)內(nèi)過多的氫原子對PMOS器件可靠性的影響。

附圖說明

一個或多個實(shí)施例通過與之對應(yīng)的附圖中的圖片進(jìn)行示例性說明，這些示例性說明并不構(gòu)成對實(shí)施例的限定，除非有特別申明，附圖中的圖不構(gòu)成比例限制。

圖1-圖12為本申請一實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)的制造方法中各步驟對應(yīng)的結(jié)構(gòu)示意圖；

圖13-圖15為本申請另一實(shí)施例提供的半導(dǎo)體結(jié)構(gòu)的制造方法中各步驟對應(yīng)的結(jié)構(gòu)示意圖。

具體實(shí)施方式

由背景技術(shù)可知，DRAM中外圍區(qū)的可靠性較差。經(jīng)分析發(fā)現(xiàn)，主要原因在于：為解決陣列區(qū)的柵誘導(dǎo)漏極泄漏電流(gate-induced drain leakage，GIDL)的問題，DRAM的制造中通常會引入與氫相關(guān)的工藝，氫原子能夠修復(fù)陣列區(qū)晶體管中的硅懸掛鍵，從而降低界面態(tài)和局部電場，緩解GIDL漏電問題。但是氫相關(guān)的材料和工藝也會影響外圍區(qū)的可靠性，尤其是負(fù)偏置溫度不穩(wěn)定性(Negative-bias temperature instability，NBTI)。這是因?yàn)镾i-H鍵在一定的溫度和電壓條件下發(fā)生斷鍵，形成電荷捕獲中心，最終導(dǎo)致器件的退化。