[發明專利]半導體器件和制造半導體結構的方法

在審

• 申請號: 202110925459.2
• 申請日: 2021-08-12
• 公開（公告）號: CN113745166A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 邱雅文;陳思穎;譚倫光
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092;H01L27/11
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

半導體器件包括從襯底垂直突出的鰭結構，其中，鰭結構包含硅鍺(SiGe)。外延硅層設置在鰭結構的側壁上。外延硅層包含氮。一個或多個介電襯墊層設置在外延硅層上。介電隔離結構設置在一個或多個介電襯墊層上方。本申請的實施例還涉及制造半導體結構的方法。

技術領域

本申請的實施例涉及半導體器件和制造半導體結構的方法。

背景技術

半導體集成電路(IC)行業經歷了指數式增長。IC材料和設計方面的技術進步已經產生了多代IC，其中每一代都比前一代具有更小且更復雜的電路。在集成電路的發展過程中，功能密度(即每個芯片區互連器件的數量)普遍增加，而其幾何尺寸(即使用制造工藝中可制造的最小組件或線)已經減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本帶來效益。這種按比例縮小也增加了IC處理和制造的復雜性。

例如，隨著半導體器件繼續按比例縮小，已經使用硅鍺來形成P型晶體管的溝道區。然而，硅鍺溝道比硅溝道氧化得更快。傳統的半導體制造方法沒有充分考慮到這種差異。結果，制造具有硅鍺溝道的半導體器件的傳統方法可能經歷性能下降或良率降低。

因此，盡管常規的制造半導體器件的方法通常已足夠，但它們并不是在所有方面都已令人滿意。

發明內容

本申請的一些實施例提供了一種用于制造半導體結構的方法，其包括：形成從襯底垂直突出的鰭結構；在所述鰭結構的表面上外延生長硅層；執行第一快速熱氮化(RTN)工藝，其中所述第一快速熱氮化工藝將氮注入至外延生長的硅層中；在已經執行所述第一快速熱氮化工藝之后，在所述外延生長的硅層上方形成介電襯墊層；以及在所述介電襯墊層上方形成介電隔離結構。

本申請的另一些實施例提供了一種用于制造半導體結構的方法，其包括：將硅鍺材料圖案化成p型鰭結構，其中，所述圖案化包括一個或多個蝕刻工藝；在所述p型鰭結構上生長外延層；將氮注入至所述外延層中；在氮已經被注入至所述外延層中之后，在所述外延層上沉積氧化硅襯墊層；將氮注入至所述氧化硅襯墊層中；以及在氮已經被注入至所述氧化硅襯墊層中之后，在所述氧化硅襯墊層上方形成淺溝槽隔離(STI)結構。

本申請的又一些實施例提供了一種半導體器件，包括：鰭結構，從襯底垂直突出，其中，所述鰭結構包含硅鍺(SiGe)；外延硅層，設置在所述鰭結構的側壁上，其中，所述外延硅層包含氮；一個或多個介電襯墊層，設置在所述外延硅層上；以及介電隔離結構，設置在所述一個或多個介電襯墊層上方。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明。應該注意，根據工業中的標準實踐，各個部件未按比例繪制，并且僅用于說明目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A是根據本發明的各個方面的鰭式場效應晶體管(FinFET)形式的IC器件的立體圖。

圖1B是根據本發明的各個方面的FinFET形式的IC器件的平面俯視圖。

圖1C是根據本發明的各個方面的GAA器件形式的IC器件的立體圖。

圖2-圖10是根據本發明的各個方面的處于各個制造階段的IC器件的的各個實施例的截面側視圖。

圖11是根據本發明的各個方面的SRAM單元的電路示意圖。

圖12是根據本發明的各個方面的制造系統的框圖。

圖13是示出根據本發明的各個方面的制造半導體器件的方法的流程圖。

圖14A、圖14B和圖14C是根據一些實施例的蝕刻步驟的結果的各個3D圖和截面圖。

圖15A、圖15B和圖15C是根據一些實施例的由圖14A至圖14C的蝕刻步驟形成的結構的各個3D圖和截面圖。

具體實施方式