[發明專利]一種CPU與FPGA之間的數據傳輸方法及系統

在審

• 申請號: 202110917220.0
• 申請日: 2021-08-11
• 公開（公告）號: CN113609049A
• 公開（公告）日: 2021-11-05
• 發明（設計）人: 謝元睿;史曉巖
• 申請（專利權）人: 聯想長風科技（北京）有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 北京眾達德權知識產權代理有限公司 11570
• 代理人: 吳瑩

1.一種CPU與FPGA之間的數據傳輸方法，其中，所述方法應用于一種CPU與FPGA之間的數據傳輸系統，所述方法包括：

在CPU端增加序號管理池；

通過所述序號管理池，對所有數據報文添加序號；

當第一數據報文到達FPGA之前，通過所述序號管理池對所述第一數據報文對應的序號進行排序和解序；

獲得所述第一數據報文從所述FPGA返回的應答序號；

通過所述序號管理池對所述應答序號進行檢索，獲得第一檢索結果；

根據所述第一檢索結果，確定是否對所述第一數據報文進行重新發送。

2.如權利要求1所述的方法，其中，所述在CPU端增加序號管理池，還包括：

在CPU端設置驅動層，其中，所述序號管理池設于所述驅動層中。

3.如權利要求2所述的方法，其中，所述方法還包括：

在所述CPU端和所述驅動層之間增加中間件，其中，所述中間件包括所述序號管理池。

4.如權利要求1所述的方法，其中，所述根據所述第一檢索結果，確定是否對所述第一數據報文進行重新發送，包括：

如果所述第一檢索結果為所述應答序號落入所述序號管理池內，表示所述第一數據報文在所述CPU和所述FPGA之間傳輸正常，確定無需對所述第一數據報文進行重新發送。

5.如權利要求1所述的方法，其中，所述根據所述第一檢索結果，確定是否對所述第一數據報文進行重新發送，還包括：

如果所述第一檢索結果為所述應答序號未落入所述序號管理池內，標識所述第一數據報文在所述CPU和所述FPGA之間傳輸異常，確定對所述第一數據報文進行重新發送。

6.如權利要求1所述的方法，其中，所述方法還包括：

通過所述CPU檢測所述序號管理池是否達到預定承載狀態；

如果所述序號管理池達到所述預定承載狀態，獲得第一停止指令；

根據所述第一停止指令，暫停數據傳輸。

7.如權利要求6所述的方法，其中，所述方法還包括：

如果所述序號管理池未達到所述預定承載狀態，獲得第一發送指令；

根據所述第一發送指令，以預定速率進行數據傳輸。

8.一種CPU與FPGA之間的數據傳輸系統，其中，所述系統包括：

第一設置單元：所述第一設置單元用于在CPU端增加序號管理池；

第一執行單元：所述第一執行單元用于通過所述序號管理池，對所有數據報文添加序號；

第二執行單元：所述第二執行單元用于當第一數據報文到達FPGA之前，通過所述序號管理池對所述第一數據報文對應的序號進行排序和解序；

第一獲得單元：所述第一獲得單元用于獲得所述第一數據報文從所述FPGA返回的應答序號；

第二獲得單元：所述第二獲得單元用于通過所述序號管理池對所述應答序號進行檢索，獲得第一檢索結果；

第一判斷單元：所述第一判斷單元用于根據所述第一檢索結果，確定是否對所述第一數據報文進行重新發送。

9.一種CPU與FPGA之間的數據傳輸系統，包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機程序，其中，所述處理器執行所述程序時實現權利要求1～7任一項所述方法的步驟。