[發明專利]一種數字模擬混合電路中數字版圖布局的方法及其裝置

有效

• 申請號: 202110913296.6
• 申請日: 2021-08-10
• 公開（公告）號: CN113723040B
• 公開（公告）日: 2022-06-03
• 發明（設計）人: 王銳;譚鈺鑫;莫軍;王亞波;李建軍
• 申請（專利權）人: 廣芯微電子（廣州）股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郭浩輝;顏希文

1.一種數字模擬混合電路中數字版圖布局的方法，其特征在于，包括：

根據獲取的設計網表和所用工藝的設計規則，分別確定引腳寬度值最大的邏輯單元和最小版圖走線設計規則，并在所述引腳寬度值最大的邏輯單元上添加保護環，構建第一標準單元；其中，所述設計網表中記錄了多個邏輯單元、每個邏輯單元的設計參數和設計規則；

具體地，從設計網表中提取邏輯單元類型，并分別對比各個邏輯單元中的PMOS管和NMOS管的引腳寬度值，得到PMOS管和NMOS管的引腳寬度值最大的邏輯單元；在所述引腳寬度值最大的邏輯單元中的PMOS管和NMOS管上下兩側添加保護環，并基于滿足所述最小版圖走線設計規則，對添加保護環后的引腳寬度值最大的邏輯單元進行版圖布局布線，構建所述第一標準單元；

根據所述第一標準單元的版圖高度和所述最小版圖走線設計規則，對所述設計網表上記錄的邏輯單元添加保護環，創建標準單元庫；

獲取待布局的數字模擬混合電路，并根據所述待布局的數字模擬混合電路中的各數字模塊，調用所述標準單元庫，構建版圖模塊，繼而根據構建的版圖模塊，對數字模擬混合電路中數字版圖進行布局。

2.如權利要求1所述的一種數字模擬混合電路中數字版圖布局的方法，其特征在于，所述根據所述第一標準單元的版圖高度和所述最小版圖走線設計規則，對所述設計網表上記錄的邏輯單元添加保護環，創建標準單元庫，具體為：

在設計網表上記錄的每個邏輯單元中的PMOS管和NMOS管上下兩側添加保護環，并基于第一標準單元的版圖高度和最小版圖走線設計規則，對添加保護環后的每個邏輯單元進行版圖布局布線，分別構建各邏輯單元對應的標準單元，組成標準單元庫。

3.如權利要求1至2任意一項所述的一種數字模擬混合電路中數字版圖布局的方法，其特征在于，所述獲取待布局的數字模擬混合電路，并根據所述待布局的數字模擬混合電路中的各數字模塊，調用所述標準單元庫，構建版圖模塊，具體為：

獲取并分析數字模擬混合電路中的構建各數字模塊所需的標準單元，在標準單元庫中調用所述各數字模塊所需的標準單元進行拼接，完成各個版圖模塊的構建。

4.如權利要求3所述的一種數字模擬混合電路中數字版圖布局的方法，其特征在于，所述根據構建的版圖模塊，對數字模擬混合電路中數字版圖進行布局，具體為：

將構建的版圖模塊提交至頂層版圖，進行版圖模塊的布局和連線，從而完成對數字模擬混合電路中數字版圖的布局。

5.一種數字模擬混合電路中數字版圖布局的裝置，其特征在于，包括：第一標準單元模塊、標準單元庫建立模塊和數模分析布局模塊；

其中，所述第一標準單元模塊用于根據獲取的設計網表和所用工藝的設計規則，分別確定引腳寬度值最大的邏輯單元和最小版圖走線設計規則，并在所述引腳寬度值最大的邏輯單元上添加保護環，構建第一標準單元；

所述第一標準單元模塊，具體用于從設計網表中提取邏輯單元類型，并分別對比各個邏輯單元中的PMOS管和NMOS管的引腳寬度值，得到PMOS管和NMOS管的引腳寬度值最大的邏輯單元；在所述引腳寬度值最大的邏輯單元中的PMOS管和NMOS管上下兩側添加保護環，并基于滿足所述最小版圖走線設計規則，對添加保護環后的引腳寬度值最大的邏輯單元進行版圖布局布線，構建所述第一標準單元；

所述標準單元庫建立模塊用于根據所述第一標準單元的版圖高度和所述最小版圖走線設計規則，對所述設計網表上記錄的邏輯單元添加保護環，創建標準單元庫；

所述數模分析布局模塊用于獲取待布局的數字模擬混合電路，并根據所述待布局的數字模擬混合電路中的各數字模塊，調用所述標準單元庫，構建版圖模塊，繼而根據構建的版圖模塊，對數字模擬混合電路中數字版圖進行布局。