[發明專利]RF MOS器件的在片測試結構的去嵌方法

在審

• 申請號: 202110913198.2
• 申請日: 2021-08-10
• 公開（公告）號: CN113655360A
• 公開（公告）日: 2021-11-16
• 發明（設計）人: 陳靜;謝甜甜;王青;呂迎歡;葛浩
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: G01R31/26
• 分類號: G01R31/26;G01R1/02
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤

本發明提供了一種RF MOS器件的在片測試結構的去嵌方法，包括如下步驟：在同一襯底上同時形成待測器件，以及相對應的引腳結構、開路結構、短路結構以及直通結構；分別對上述待測器件、引腳結構、開路結構、短路結構、直通結構進行S參數測試；利用電磁仿真模型仿真一個金屬條阻抗，算出實際短路結構引入的阻抗；利用所獲得的實際短路結構引入的阻抗，將S參數轉換為Y參數。本發明通過對一個金屬條進行電磁仿真其阻抗來模擬實際用于去嵌的短路結構中用于共地互連的那部分金屬塊的阻抗，并在去嵌過程中將該阻抗去除，從而在更高頻率的時候也能獲得更好的去嵌精度。

技術領域

本發明涉及半導體技術領域，尤其涉及一種RF MOS器件的在片測試結構的去嵌方法。

背景技術

隨著MOS晶體管的特征尺寸不斷減小，器件的功耗在不斷減小，射頻性能也有很大的提升，截止頻率和最大振蕩頻率已高達幾百G赫茲。射頻性能的提高使得MOS器件的應用領域變得更加廣泛，例如60GHz局域網、雷達(77GHz)等。因此，為了更好的表征器件在較高頻范圍內的特性以及提高集成電路的設計速度，器件的測試方法論、MOS的電學模型都需要提高。

在片晶體管測試需要將待測器件通過金屬互聯線連到引腳,然后通過射頻探針以及相關儀器測得器件的S參數。但是引腳和金屬互聯線會引入寄生阻抗，影響DUT的實際性能，所以要將其去除，即去嵌。

現有技術中最常用的去嵌方法是open-short去嵌，但是當頻率大于50GHz之后。該方法的精度下降。而且隨著頻率的升高，尤其到毫米波范圍內，器件的增益下降，互聯線產生的寄生的影響會變得更大，因此就需要一個更加精確的去嵌方法。

引腳和互聯線帶來的寄生主要表現為引腳到襯底的并聯寄生導納、互聯線帶來的串聯寄生阻抗，其等效模型如圖1所示。而常用的去嵌方法open short的實施，需要整體結構、開路結構和短路結構，整體結構是包含待測器件、互連線和引腳，而開路結構是將整體結構中的待測器件去除，短路結構通常是將待測器件去除，然后用金屬層將兩個信號輸入端和地相連接(即短路)，其等效模型如圖2所示，而這個用于互連的金屬層是額外引入的一個阻抗，即圖2中的Zs，在較高頻率范圍內，該阻抗影響不能忽略。

發明內容

本發明所要解決的技術問題是，提供一種RF MOS器件的在片測試結構的去嵌方法，能夠在高頻領域內保證去嵌精度。

為了解決上述問題，本發明提供了一種RF MOS器件的在片測試結構的去嵌方法，包括如下步驟：在同一襯底上同時形成待測器件，以及相對應的引腳結構、開路結構、短路結構以及直通結構；分別對上述待測器件、引腳結構、開路結構、短路結構、直通結構進行S參數測試，得到S參數；利用電磁仿真模型仿真一個金屬條阻抗，該金屬條用于模擬所述短路結構中用于共地互連的金屬阻抗，得到該金屬條的Z參數以及長度為L的金屬條的阻抗值Z_L，算出實際短路結構引入的阻抗Z_s＝L1/L*Z_L；利用所獲得的實際短路結構引入的阻抗Z_s，將S參數轉化為Y參數。

可選的，待測器件的S參數S_mea、引腳結構的S參數S_pad、開路結構的S參數S_open、短路結構的S參數S_short、以及直通結構的S參數S_thru。

可選的，待測器件的Y參數Y_mea、引腳結構的Y參數Y_pad、以及短路結構的Y參數Y_short。

本發明通過對一個金屬條進行電磁仿真其阻抗來模擬實際用于去嵌的短路結構中用于共地互連的那部分金屬塊的阻抗，并在去嵌過程中將該阻抗去除，從而在更高頻率的時候也能獲得更好的去嵌精度。

附圖說明

附圖1是現有技術中引腳到襯底的并聯寄生導納、互聯線帶來的串聯寄生阻抗的完整結構的等效模型。