[發明專利]片上系統裝置、擴頻時鐘生成器及其方法在審
| 申請號： | 202110909390.4 | 申請日： | 2021-08-09 |
| 公開（公告）號： | CN113595549A | 公開（公告）日： | 2021-11-02 |
| 發明（設計）人： | 大衛·史塔薛爾斯基 | 申請（專利權）人： | 圣圖爾科技公司 |
| 主分類號： | H03L7/18 | 分類號： | H03L7/18;H03L7/093;H03L7/083;G06F15/78 |
| 代理公司： | 北京林達劉知識產權代理事務所(普通合伙) 11277 | 代理人： | 劉新宇 |
| 地址： | 美國德州78731奧斯汀市*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 系統 裝置 時鐘 生成器 及其 方法 | ||
1.一種擴頻時鐘生成器，其包括耦接到N分頻鎖相環即N分頻PLL的數字delta sigma調制器，其中，所述PLL包括離散時間電容倍增器環路濾波器。
2.根據權利要求1所述的擴頻時鐘生成器，其中，所述離散時間電容倍增器環路濾波器是使用多個開關式電容電阻器實現的。
3.根據權利要求2所述的擴頻時鐘生成器，其中，所述多個開關式電容電阻器中的各開關式電容電阻器包括一個電容器和由非重疊時鐘驅動的至少兩個開關。
4.根據權利要求2所述的擴頻時鐘生成器，其中，所述多個開關式電容電阻器其中至少之一包括雙線性開關式電容電阻器。
5.根據權利要求1所述的擴頻時鐘生成器，其中，所述離散時間電容倍增器環路濾波器是不依賴于制程的。
6.根據權利要求1所述的擴頻時鐘生成器，其中，所述PLL還包括被配置為要被校準的壓控振蕩器即VCO、以及開關電容器電荷泵電流基準生成器基準，所述電荷泵電流基準生成器基準被配置為基于所述VCO的增益而被動態調整，其中，所得到的增益系數是不依賴于制程的。
7.一種片上系統裝置即SoC裝置，包括：
擴頻時鐘生成器，其包括耦接到N分頻鎖相環即N分頻PLL的數字delta sigma調制器，所述PLL包括離散時間電容倍增器環路濾波器；以及
耦接到所述擴頻時鐘生成器的多個PLL，所述多個PLL各自被配置為服務于所述SoC裝置上的不同邏輯。
8.根據權利要求7所述的SoC裝置，其中，所述離散時間電容倍增器環路濾波器是使用多個開關式電容電阻器實現的。
9.根據權利要求8所述的SoC裝置，其中，所述多個開關式電容電阻器中的各開關式電容電阻器包括一個電容器和由非重疊時鐘驅動的至少兩個開關。
10.根據權利要求8所述的SoC裝置，其中，所述多個開關式電容電阻器其中至少之一包括雙線性開關式電容電阻器。
11.根據權利要求7所述的SoC裝置，其中，所述離散時間電容倍增器環路濾波器是不依賴于制程的。
12.根據權利要求7所述的SoC裝置，其中，所述N分頻PLL還包括被配置為要被校準的壓控振蕩器即VCO、以及開關電容器電荷泵電流基準生成器基準，所述電荷泵電流基準生成器基準被配置為基于所述VCO的增益而被動態調整，其中，所得到的增益系數是不依賴于制程的。
13.根據權利要求7所述的SoC裝置，其中，所述多個PLL其中至少之一被配置為基于所述擴頻時鐘生成器的輸出來驅動所述SoC裝置上的多個處理器核。
14.根據權利要求7所述的SoC裝置，其中，所述多個PLL其中至少之一被配置為基于所述擴頻時鐘生成器的輸出生成雙倍數據速率基準時鐘即DDR基準時鐘。
15.一種在擴頻時鐘生成器中實現的離散時間環路濾波方法，所述方法包括：
從電荷泵接收信號；以及
使用離散時間電容倍增器環路濾波器對所述信號進行濾波。
16.根據權利要求15所述的方法，其中，所述離散時間電容倍增器環路濾波器是使用多個開關式電容電阻器實現的。
17.根據權利要求16所述的方法，其中，所述多個開關式電容電阻器中的各開關式電容電阻器包括一個電容器和由非重疊時鐘驅動的至少兩個開關。
18.根據權利要求16所述的方法，其中，所述多個開關式電容電阻器其中至少之一包括雙線性開關式電容電阻器。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于圣圖爾科技公司，未經圣圖爾科技公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110909390.4/1.html，轉載請聲明來源鉆瓜專利網。
