[發明專利]一種基于RocketIO高速接口變線速方法及系統

在審

• 申請號: 202110892655.4
• 申請日: 2021-08-04
• 公開（公告）號: CN113792004A
• 公開（公告）日: 2021-12-14
• 發明（設計）人: 徐杰猛
• 申請（專利權）人: 方一信息科技(上海)有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/40
• 代理公司: 上海海鈞知識產權代理事務所(特殊普通合伙) 31330
• 代理人: 姜波

1.一種基于RocketIO高速接口變線速方法，其特征在于，應用于RocketIO高速接口變線速系統；所述RocketIO高速接口變線速系統包括RocketIO接口板、PCIe背板和主控板；所述RocketIO接口板與PCIe主板相連；所述PCIe背板與主控板相連；安裝RocketIO接口板是采用Xilinx FPGA的PCB板；所述的基于RocketIO高速接口變線速方法包括：

步驟S1：目標線速IP生成：利用Xilinx的IP生成向導生成目標線速的IP核，IP0；

步驟S2：新線速IP生成：利用Xilinx的IP生成向導生成目標線速的IP核，IP1；

步驟S3：DRP配置寄存器所有參數提取：能夠利用高級編程語言提取配置參數，包括：參數名、參數值，得到新的參數文件IP0_PARAM.txt、IP1_PARAM.txt；

步驟S4：寄存器差異參數比較和提取：利用文本比較工具，比較IP0_PARAM.txt、IP1_PARAM.txt文件的差別，并復制差異參數行；

步驟S5：極簡寄存器列表文件生成：將復制的差異參數行粘貼在新的文本文件里面，生成差異結果文件diff_param.txt，此文件為最少的需要配置的參數文件，稱為極簡寄存器配置文件；

步驟S6：配置寄存器列表文件生成：對照RocketIO的transceiver用戶手冊，查看DRP地址映射表，將diff_param.txt所列的寄存器參數名稱和參數值，逐個轉換成DRP對應寄存器地址的配置值，并生成配置寄存器列表文件cfg_param.txt；

步驟S7：編寫配置程序：編寫主控板需要的初始化配置文件，包含線速動態配置功能。

2.根據權利要求1所述的一種基于RocketIO高速接口變線速方法，其特征在于，所述RocketIO接口板是安裝RocketIO接口的Xilinx FPGA PCB板，利用Xilinx transceiverIP接口實現高速串行transceiver收發接口；所述Xilinx FPGA PCB板使用PCIe DMAEndpoint IP自帶的AXI Master，通過AXI Master將DRP接口轉化，配置RocketIO的DRP配置接口。

3.根據權利要求1所述的一種基于RocketIO高速接口變線速方法，其特征在于，所述的RocketIO是Xilinx GTX高速收發器，包括物理介質層PMA和物理控制層PCS；所述的物理介質層PMA包括串行器和解串器、發送和接收緩沖區、高速時鐘產生器和線路時鐘恢復單元；所述的物理控制層PCS包括8B/10B或64B/66B編解碼、comma檢測和位對齊、PRBS偽隨機碼產生和校驗、TX相位校正和相位校對控制、RX時鐘矯正和通道綁定；物理介質層PMA用于TX預增強、OOB、LPM低功耗自動線性適配。

4.根據權利要求1所述的一種基于RocketIO高速接口變線速方法，其特征在于，所述Xilinx transceiverIP接口包括GTX總線接口、DRP端口、應用層收發數據端口、狀態調試監控端口四部分。

5.根據權利要求4所述一種基于RocketIO高速接口變線速方法，其特征在于，所述GTX總線接口為GTX物理光纖接口，支持單工和全雙工模式；所述DRP端口為軟件或處理器動態參數配置接口，通過配置寄存器方式改變RocketIO的工作模式和線速率；所述的應用層收發數據端口由發送數據和發送K碼標志信號，接收數據和接收K碼標志信號組成；所述狀態調試監控端口包括時鐘恢復端口、TX可配置驅動端口、RX均衡器端口、RX極性控制端口、TX/RX8B/10B編解碼端口。

6.根據權利要求1所述的一種基于RocketIO高速接口變線速方法，其特征在于，所述主控板板是安裝了操作系統的計算機主板。

7.根據權利要求1所述的一種基于RocketIO高速接口變線速方法，其特征在于，所述高級編程語言包括C語言、C++語言、tcl語言或python語言。