[發明專利]檢測三維存儲器的結構缺陷的方法及三維存儲結構

有效

• 申請號: 202110877885.3
• 申請日: 2021-07-30
• 公開（公告）號: CN113593627B
• 公開（公告）日: 2023-09-29
• 發明（設計）人: 王班;李文龍;李思晢;陳金星;范光龍;馬霏霏
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C29/04
• 分類號: G11C29/04;G11C29/50;H10B41/20;H10B43/20
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

本申請提供了一種檢測三維存儲器的結構缺陷的方法及三維存儲結構。該檢測三維存儲器的結構缺陷的方法包括：將三維存儲結構的存儲區導電層接地，其中，所述三維存儲結構包括堆疊結構、設置在所述堆疊結構的存儲區塊上的至少一個位線觸點、以及覆蓋所述至少一個位線觸點并與每個所述位線觸點電連接的所述存儲區導電層；以及對所述字線觸點進行亮度電壓對比檢測。

技術領域

本申請涉及半導體領域，更具體的，涉及一種三維存儲結構，一?種檢測三維存儲器的結構缺陷的方法。

背景技術

消費者不斷追求大容量、高密度的存儲器件，繼而三維存儲器應?運而生。

隨著3D?NAND型的三維存儲器的發展，其堆疊層數不斷增多、?各種功能層的厚度不斷變小。在制造三維存儲器的過程中，較薄的層?結構可能破損，進而該層兩側被間隔的結構可能連通。

例如，溝道結構(CH)可包括由內向外設置的：溝道層、隧穿層、?電荷捕獲層及阻擋層。溝道結構外套設有多個柵極層。當溝道結構破?損時，柵極層可能與溝道層連接，進而在工作時柵極層與溝道層之間?會漏電。現有的檢測方式很難檢測出具體是哪個柵極層與溝道結構間漏電。

此外，三維存儲器的具體結構也會因需求的變化而改變。例如圖?1所示的一種三維存儲器，在其襯底1上堆疊有多層柵極層21～22，溝?道結構3貫穿這些柵極層21～22而延伸至襯底中。但是這些溝道結構?3的溝道層31與襯底1之間處于浮動(floating)狀態，即被阻擋結構?30隔絕。當三維存儲器的溝道結構3如此設計時，想檢測溝道結構3?與柵極層21～22之間的漏電更為困難。參考圖2，現有的檢測方案可?采用亮度電壓對比檢測(brightvoltage?contrast，BVC)溝道結構所對?應的位線觸點41～42的方式，進而當第一位線觸點41對應的溝道結構?完整無破損漏電時，第一位線觸點41呈現為亮端面；第二位線觸點?42對應的溝道結構破損、與柵極層之間漏電時，第二位線觸點42呈?現暗端面。如圖2所示，可以看出有三處位線觸點對應的溝道結構有?漏電現象，但是無法得知哪個柵極層與溝道結構之間漏電。而且存儲區面積較大，位線觸點對探測電子束的響應速度較慢，進而檢測耗時較多。

發明內容

第一方面，本申請的實施例提供了一種用于檢測三維存儲器的結?構缺陷的方法，該方法包括：將三維存儲結構的存儲區導電層接地，?其中，三維存儲結構包括堆疊結構、設置在堆疊結構的存儲區塊上的?至少一個位線觸點、以及覆蓋至少一個位線觸點并與每個位線觸點電?連接的存儲區導電層；以及對字線觸點進行亮度電壓對比檢測。

在一個實施方式中，堆疊結構包括間隔設置的柵極層，三維存儲?結構包括位于堆疊結構的臺階區塊的字線觸點和貫穿堆疊結構的溝道?結構，以及其中，方法還包括：響應于字線觸點具有暗端面，判斷具?有暗端面的字線觸點所連接的柵極層與溝道結構的溝道層之間電性連?接；或者響應于字線觸點具有亮端面，判斷具有亮端面的字線觸點所連接的柵極層與溝道結構的溝道層之間電性斷路。

在一個實施方式中，該方法包括：形成導電層，包括：在堆疊結?構的臺階區塊上形成臺階區導電層；以及在堆疊結構的存儲區塊上形?成存儲區導電層，其中，存儲區塊上設置有至少一個位線觸點，存儲?區導電層覆蓋至少一個位線觸點并與每個位線觸點電連接；以及去除?臺階區導電層。

在一個實施方式中，方法還包括：在堆疊結構上形成絕緣填充結?構，并形成貫穿絕緣填充結構的至少一個位線觸點；以及在絕緣填充?層上進行形成導電層的步驟。

在一個實施方式中，形成導電層的步驟包括：沉積不定形碳以形?成導電層。

在一個實施方式中，去除臺階區導電層的步驟包括：在存儲區導?電層以及臺階區導電層上形成氮氧化硅層；在氮氧化硅層上形成光刻?膠層；在光刻膠層形成覆蓋至少一個位線觸點的圖形；基于圖形刻蝕?去除氮氧化硅層的位于臺階區塊的部分；以及刻蝕去除臺階區導電層。

在一個實施方式中，形成導電層的步驟包括：沉積鎢以形成導電?層。