[發(fā)明專利]衛(wèi)星調(diào)制解調(diào)器同步接口數(shù)據(jù)處理系統(tǒng)及數(shù)據(jù)處理方法

有效

• 申請?zhí)枺?/td>: 202110871811.9
• 申請日: 2021-07-30
• 公開（公告）號: CN113612518B
• 公開（公告）日: 2022-08-09
• 發(fā)明（設(shè)計）人: 王衛(wèi)星;方杰;黨大鵬;劉普森;侯長滿;張誠實;朱慶浩
• 申請（專利權(quán)）人: 南京控維通信科技有限公司
• 主分類號: H04B7/185
• 分類號: H04B7/185
• 代理公司: 南京泰普專利代理事務(wù)所(普通合伙) 32360
• 代理人: 張帆

1.衛(wèi)星調(diào)制解調(diào)器中同步接口數(shù)據(jù)處理方法，基于如下數(shù)據(jù)處理系統(tǒng)以實現(xiàn)，其特征在于，所述數(shù)據(jù)處理系統(tǒng)包括：

先進(jìn)先出數(shù)據(jù)緩存模塊，根據(jù)不同的讀寫時鐘和使能讀寫數(shù)據(jù)；

時鐘控制模塊，根據(jù)調(diào)制解調(diào)器的符號速率和所述先進(jìn)先出數(shù)據(jù)緩存模塊中存在的位數(shù)，來確定頻率控制字；調(diào)制解調(diào)器與所述先進(jìn)先出數(shù)據(jù)緩存模塊之間的接口為SPI接口，SPI接口由時鐘信號、使能信號和數(shù)據(jù)信號組成；其中，所述使能信號和所述先進(jìn)先出數(shù)據(jù)緩存模塊中調(diào)制解調(diào)器側(cè)的讀寫使能信號為同一信號；

直接數(shù)字頻率合成器模塊，接收來自所述時鐘控制模塊發(fā)出的頻率控制字，控制字生成對應(yīng)頻率的時鐘、并輸出至所述先進(jìn)先出數(shù)據(jù)緩存模塊和同步接口的內(nèi)部發(fā)送時鐘管腳；所述直接數(shù)字頻率合成器模塊所參考的內(nèi)部時鐘頻率大于其產(chǎn)生的時鐘頻率，且內(nèi)部時鐘由FPGA內(nèi)部鎖相環(huán)產(chǎn)生；

在DCE工作模式下，所述直接數(shù)字頻率合成器模塊產(chǎn)生的時鐘信號作為同步接口的工作時鐘，此時同步接口的發(fā)送時鐘和直接數(shù)字頻率合成器模塊產(chǎn)生的時鐘頻率一致；

調(diào)制解調(diào)器根據(jù)當(dāng)前的符號速率決定與所述先進(jìn)先出數(shù)據(jù)緩存模塊中SPI接口的數(shù)據(jù)速率；所述時鐘控制模塊根據(jù)符號速率和所述先進(jìn)先出數(shù)據(jù)緩存模塊中先進(jìn)先出隊列內(nèi)存在的數(shù)據(jù)比特數(shù)決定直接數(shù)字頻率合成器模塊產(chǎn)生的時鐘頻率；

在DTE工作模式下，同步接口的發(fā)送時鐘由其自身產(chǎn)生，此時時鐘控制模塊和直接數(shù)字頻率合成器模塊不工作；

數(shù)據(jù)處理方法包括調(diào)制器發(fā)送、以及解調(diào)器輸出兩個過程；

其中，調(diào)制器發(fā)送的過程包括：

A1、先進(jìn)先出數(shù)據(jù)緩存模塊中發(fā)送先進(jìn)先出隊列存在的數(shù)據(jù)比特數(shù)達(dá)到預(yù)定數(shù)值后，打開調(diào)制器，使其正常工作，通過SPI接口從發(fā)送先進(jìn)先出隊列中讀取數(shù)據(jù)；

A2、實時調(diào)節(jié)時鐘控制模塊，保證先進(jìn)先出隊列內(nèi)數(shù)據(jù)不被讀空或溢出；

A201、當(dāng)數(shù)據(jù)比特數(shù)的數(shù)值大于設(shè)定的上限，此時時鐘控制模塊更改頻率控制字，使直接數(shù)字頻率合成器模塊生成的時鐘頻率在原有的時鐘頻率上減少預(yù)定值，直至數(shù)據(jù)比特數(shù)等于先進(jìn)先出隊列深度的一半時，時鐘頻率恢復(fù)至初始時鐘頻率；

A202、當(dāng)數(shù)據(jù)比特數(shù)的數(shù)值小于設(shè)定的下限，此時時鐘控制模塊更改頻率控制字，使直接數(shù)字頻率合成器模塊生成的時鐘頻率在原有的時鐘頻率增大預(yù)定值，直至數(shù)據(jù)比特數(shù)等于先進(jìn)先出隊列深度的一半時，時鐘頻率恢復(fù)至初始時鐘頻率；

解調(diào)器輸出的過程包括：

B1、解調(diào)器通過SPI口向先進(jìn)先出數(shù)據(jù)緩存模塊寫入數(shù)據(jù)，當(dāng)先進(jìn)先出數(shù)據(jù)緩存模塊中接收先進(jìn)先出隊列存在的數(shù)據(jù)比特數(shù)達(dá)到預(yù)定數(shù)值后，打開同步接口，使其正常工作，從接收先進(jìn)先出隊列中讀取數(shù)據(jù)；

B2、實時調(diào)節(jié)時鐘控制模塊，保證先進(jìn)先出隊列內(nèi)數(shù)據(jù)不被讀空或溢出。

2.根據(jù)權(quán)利要求1所述的衛(wèi)星調(diào)制解調(diào)器中同步接口數(shù)據(jù)處理方法，其特征在于，B2中調(diào)節(jié)時鐘控制模塊的過程進(jìn)一步包括：

B201、當(dāng)數(shù)據(jù)比特數(shù)的數(shù)值大于設(shè)定的上限，此時時鐘控制模塊更改頻率控制字，使直接數(shù)字頻率合成器模塊生成的時鐘頻率在原有的時鐘頻率上增大預(yù)定值；

B202、當(dāng)數(shù)據(jù)比特數(shù)的數(shù)值小于設(shè)定的下限，此時時鐘控制模塊更改頻率控制字，使直接數(shù)字頻率合成器模塊生成的時鐘頻率在原有的時鐘頻率減小預(yù)定值。