[發(fā)明專利]高介電常數(shù)金屬柵MOS晶體管及其制造方法

在審

• 申請?zhí)枺?/td>: 202110862545.3
• 申請日: 2021-07-29
• 公開（公告）號: CN113644050A
• 公開（公告）日: 2021-11-12
• 發(fā)明（設(shè)計）人: 李勇
• 申請（專利權(quán)）人: 上海華力集成電路制造有限公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768;H01L29/417
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

本發(fā)明公開了一種高介電常數(shù)金屬柵MOS晶體管，包括：高介電常數(shù)金屬柵以及自對準(zhǔn)形成于所述高介電常數(shù)金屬柵兩側(cè)的半導(dǎo)體襯底中的源漏區(qū)；源漏區(qū)的頂部的有源區(qū)金屬零層形成于有源區(qū)金屬零層開口中；在有源區(qū)金屬零層開口底部暴露的源漏區(qū)的表面自對準(zhǔn)形成有預(yù)非晶化離子注入?yún)^(qū)，在有源區(qū)金屬零層開口的側(cè)面形成有第一內(nèi)側(cè)墻，第一金屬硅化物通過第一內(nèi)側(cè)墻所圍區(qū)域自對準(zhǔn)形成于預(yù)非晶化離子注入?yún)^(qū)中，有源區(qū)金屬零層形成于第一內(nèi)側(cè)墻所圍的區(qū)域中。通過設(shè)置第一內(nèi)側(cè)墻降低接觸電阻并避免產(chǎn)生橋接。柵區(qū)金屬零層開口中形成有第二內(nèi)側(cè)墻。本發(fā)明還公開了一種高介電常數(shù)金屬柵MOS晶體管的制造方法。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路，特別涉及一種高介電常數(shù)金屬柵(HKMG)MOS晶體管及其制造方法。

背景技術(shù)

如圖1所示，是現(xiàn)有高介電常數(shù)金屬柵MOS晶體管的結(jié)構(gòu)示意圖；現(xiàn)有高介電常數(shù)金屬柵MOS晶體管包括：

高介電常數(shù)金屬柵102以及自對準(zhǔn)形成于所述高介電常數(shù)金屬柵102兩側(cè)的半導(dǎo)體襯底101中的源漏區(qū)。

通常，所述高介電常數(shù)金屬柵102包括疊加的高介電常數(shù)層和金屬柵。

高介電常數(shù)金屬柵MOS晶體管為FinFET，在所述半導(dǎo)體襯底101中形成有鰭體(Fin)。所述鰭體是通過對所述半導(dǎo)體襯底101進(jìn)行圖形化刻蝕形成的。

在所述源漏區(qū)的形成區(qū)域中形成有嵌入式外延層104。

當(dāng)高介電常數(shù)金屬柵MOS晶體管為NMOS時，所述嵌入式外延層104的材料包括SiP。當(dāng)高介電常數(shù)金屬柵MOS晶體管為PMOS時，所述嵌入式外延層104的材料包括SiGe。

在所述源漏區(qū)的頂部形成有穿過層間膜的有源區(qū)金屬零層107，所述有源區(qū)金屬零層107形成于有源區(qū)金屬零層開口中。

在所述有源區(qū)金屬零層開口底部暴露的所述源漏區(qū)的表面自對準(zhǔn)形成有第一金屬硅化物108。所述有源區(qū)金屬零層107的底部和所述第一金屬硅化物108接觸。

通常，所述高介電常數(shù)金屬柵102的頂部形成有柵區(qū)金屬零層(未顯示)。

層間膜包括第零層層間膜105和第一層層間膜106。其中，所述第零層層間膜105的頂部表面和所述高介電常數(shù)金屬柵102的頂部表面相平。所述高介電常數(shù)金屬柵102是通過金屬柵替換工藝形成，也即通過所述高介電常數(shù)金屬柵102替換偽柵極結(jié)構(gòu)形成。偽柵極結(jié)構(gòu)包括偽柵介質(zhì)層和多晶硅偽柵，在所述偽柵結(jié)構(gòu)的側(cè)面還形成有側(cè)墻103，通過偽柵極結(jié)構(gòu)和側(cè)墻103的自對準(zhǔn)定義下形成所述嵌入式外延層104并在所述嵌入式外延層104中進(jìn)行源漏注入形成源漏區(qū)。之后形成所述第零層層間膜105，進(jìn)行化學(xué)機械研磨或回刻工藝使得所述第零層層間膜105的頂部表面和所述偽柵極結(jié)構(gòu)的頂部表面相平，這樣也就使得所述偽柵極結(jié)構(gòu)的頂部表面露出，之后直接去除所述偽柵極結(jié)構(gòu)，然后再在所述偽柵極結(jié)構(gòu)去除區(qū)域中形成所述高介電常數(shù)金屬柵102。

隨著工藝節(jié)點的不斷縮小，所述高介電常數(shù)金屬柵102之間的間距也會越來越小，所述有源區(qū)金屬零層107的寬度和所述有源區(qū)金屬零層107和所述高介電常數(shù)金屬柵102之間的間距也會越來越小。當(dāng)所述有源區(qū)金屬零層107的寬度減少時，所述有源區(qū)金屬零層107和底部的所述源漏區(qū)之間的接觸面積會變小，接觸電路會增加；而如果增加所述有源區(qū)金屬零層107的寬度來降低接觸電阻，則又會使得所述有源區(qū)金屬零層107和所述高介電常數(shù)金屬柵102之間的間距縮小，這又會容易使所述有源區(qū)金屬零層107和所述高介電常數(shù)金屬柵102之間產(chǎn)生橋接。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種高介電常數(shù)金屬柵MOS晶體管，能增加源漏區(qū)和有源區(qū)金屬零層之間的接觸面積并從而降低接觸電阻，同時還能增加有源區(qū)金屬零層和高介電常數(shù)金屬柵之間的間距并從而能防止有源區(qū)金屬零層和高介電常數(shù)金屬柵之間產(chǎn)生橋接。本發(fā)明還提供一種高介電常數(shù)金屬柵MOS晶體管的制造方法。